cancel
Showing results for 
Search instead for 
Did you mean: 

Legacy Microcontrollers

tetsu
New Contributor

データシート:001-98943 Rev.*F

13.4.7 Power-on Reset Timing

Power ramp rateについてですが、この規定はINITX(外部リセット)でリセット解除する場合も満たす必要があるでしょうか?

※INITXでのリセット解除はVCCがVDHに到達してから数ms後(tPRTより十分に長い)に行われるものとします

また、図中のInternal RST のreleaseタイミングはペリフェラルマニュアルのリセット状態遷移図の「デバイス内部リセット解除解除」のタイミングと考えてよいでしょうか?(添付ファイル参照)

0 Likes
1 Solution
TakashiM_61
Moderator
Moderator

tetsu様、

本件ですが、パブリックの場で議論するには難しい内容となります。

回答に付きましては別途ご連絡いたします。

 

CDC Moderator

View solution in original post

0 Likes
1 Reply
TakashiM_61
Moderator
Moderator

tetsu様、

本件ですが、パブリックの場で議論するには難しい内容となります。

回答に付きましては別途ご連絡いたします。

 

CDC Moderator

View solution in original post

0 Likes