Attachments are accessible only for community members.
8 29, 2021
05:36 PM
- 新着としてマーク
- ブックマーク
- 購読
- ミュート
- RSS フィードを購読する
- Permalink
- 印刷
- 不適切なコンテンツを報告
8 29, 2021
05:36 PM
データシート:001-98943 Rev.*F
13.4.7 Power-on Reset Timing
Power ramp rateについてですが、この規定はINITX(外部リセット)でリセット解除する場合も満たす必要があるでしょうか?
※INITXでのリセット解除はVCCがVDHに到達してから数ms後(tPRTより十分に長い)に行われるものとします
また、図中のInternal RST のreleaseタイミングはペリフェラルマニュアルのリセット状態遷移図の「デバイス内部リセット解除解除」のタイミングと考えてよいでしょうか?(添付ファイル参照)
解決済! 解決策の投稿を見る。
1 解決策
8 31, 2021
02:32 AM
- 新着としてマーク
- ブックマーク
- 購読
- ミュート
- RSS フィードを購読する
- Permalink
- 印刷
- 不適切なコンテンツを報告
8 31, 2021
02:32 AM
1 返信
8 31, 2021
02:32 AM
- 新着としてマーク
- ブックマーク
- 購読
- ミュート
- RSS フィードを購読する
- Permalink
- 印刷
- 不適切なコンテンツを報告
8 31, 2021
02:32 AM
tetsu様、
本件ですが、パブリックの場で議論するには難しい内容となります。
回答に付きましては別途ご連絡いたします。
CDC Moderator