cancel
Showing results for 
Search instead for 
Did you mean: 

Knowledge Base Articles

ODT搭載のQDR-II+/DDR-II+ SRAMデバイスにて、未使用なBWSbピンの終端処理について - KBA82774 - Community Translated (JA)

ChaitanyaV_61
Employee

ODT搭載のQDR-II+/DDR-II+ SRAMデバイスにて、未使用なBWSbピンの終端処理について - KBA82774 - Community Translated (JA)

Community Translated by YoTa_1693656         Version: **

Translation - English: Unused BWSb Pin Termination for ODT Enabled QDR-II+/DDR-II+ SRAM Devices - KBA82774

質問:

未使用なBWSピンの終端オプションについて、説明してください。

回答:

ODTを搭載したQDRII+/DDRII+ SRAMは、入力データピン及びBWSbピンとK/Kbピンに終端処理機能を持っています。

BWSb信号が常にアサートされる、即ちメモリコントローラの中でLowレベルの固定が必要な場合では、各ピンは適切な終端抵抗を介してグランドに接続する必要があります。

下の図では、50Ωの終端処理を示しています。

複数のBWSbピンを互いに並列に接続したい場合は、グランドへの50Ω抵抗の数も比例して増加する必要があります。つまり、50Ωの抵抗を並列に接続する必要があります。もしくは、50÷Nの抵抗値の抵抗を1つ実装することで、50Ω抵抗の実装数を減らすことができます。ここで、Nは並列に接続されたピンの数です。

1.png

0 Likes
Version history
Revision #:
1 of 1
Last update:
‎Jul 02, 2020 05:39 AM
Updated by:
 
Contributors