cancel
Showing results for 
Search instead for 
Did you mean: 

Knowledge Base Articles

FX2LP™とLattice社の CrossLink FPGAを使用したUSB2.0カメラのインターフェース - KBA222479 - Community Translated (JA)

SivaK_96
Employee

FX2LP™とLattice社の CrossLink FPGAを使用したUSB2.0カメラのインターフェース - KBA222479 - Community Translated (JA)

Community Translated by NoTa_4591161         Version: **

Translation - English: USB2.0 Camera Interface Using FX2LP™ and Lattice CrossLink FPGA - KBA222479

この記事に添付されているサンプルプロジェクトは、UVCフレームワークを実装して、FX2LPデバイスを使用してイメージセンサーをホストPC /携帯電話にインターフェースします。ファームウェアの例は、ホストPC /携帯電話の標準UVCドライバーとバインドします。ファームウェアは、CY3684 EZ-USB FX2LP DVKおよびCrossLink LIF-MD6000マスターリンクボードDVKボードでテストされています。次のブロック図は、FX2LPCrosslink FPGAを使用したカメラとのインターフェースの概要設計を示しています。

pastedImage_0.png 

ファームウェア機能

添付のファームウェアは、アプリケーションノートAN61345   EZ-USB®FX2LP™スレーブFIFOインターフェースを使用した設計)で提供されるスレーブFIFOインターフェースのリファレンス実装を使用しています。

新しいファームウェアは、スレーブFIFOインターフェースとUVCフレームワークで構成されています。変更されたファームウェアのUVCフレームワークは、AN75779で説明されているものと同様になります。このアプリケーションノートは、FX3デバイス用のUSBビデオクラス(UVC)フレームワークを実装していることに注意してください。

ファームウェアは1つのYUY2640x480解像度をサポートします。FX2LPデバイスのスレーブFIFOインターフェースは、FPGAからビデオデータを取得し、FX2LPFIFOバッファにロードします。ビデオデータは、UVCインターフェースを介してホストに送信されます。UVC関連の要求とエニュメレーション(列挙)は、FX2LPデバイスによって処理されます。FX2LPがホストPCからビデオストリーミング要求を受信すると、GPIOを介してビデオデータを送信するようCrosslink FPGAに通知されます。GPIOおよびスレーブFIFO制御信号は別として、ファームウェアは他の制御信号をサポートしていません。

AN61345アプリケーションノートで提供されているファームウェアとこのKBAに関連付けられているファームウェアとの違いは、readme.txtファイルに記載されています。

追加の変更が可能

付属のファームウェアをさらに変更して、より多くの解像度、フォーマット、フレームレートを含めることができます。標準のUVCビデオコントロールとカスタム拡張ユニットコントロールを追加することもできます。

たとえば、YUY2形式でさらに解像度が必要な場合は、記述子ファイルを更新して追加の解像度を含め、FX2LPFPGA(またはイメージセンサー)の間にI2Cインターフェースを含めて解像度を選択し、FPGAコードを更新して追加の解像度をサポートする必要があります。

実装のテスト

添付プロジェクトには、FX2LPのスレーブFIFOマスターインターフェイスへのMIPI-CSI2カメラインターフェイスを実装するクロスリンクFPGAコードが含まれています。トップデザインとデザインパラメータファイルには、デザインアーキテクチャの詳細が含まれています。FX2LPデバイスでこのプロジェクトを使用するには2つの方法があります。

     1. FPGA2バイトのカラーバー/インクリメンタルカラーデータをFX2LPデバイスに送信します。

     2. FPGAはイメージセンサーからビデオデータを取得し、FX2LPデバイスに送信します。

デザインパラメータファイルのマクロを使用して、1つのデザインから別のデザインに切り替えることができます。MIPI-CSI2からパラレルIPブロック(DPHYからCMOS)は、400 MHz MIPIクロック周波数、連続クロックモード、4データレーン、24ビット出力バス幅で生成されます。イメージセンサーの構成を変更する/別のイメージセンサーに切り替える場合は、MIPIクロック周波数、レーン数、出力データ形式/幅などに一致するようにコードを更新する必要があります。

サイプレスは、DVKセットアップでカラーバー/インクリメンタルカラーデータの実装をテストしました。DVKの使用については、CY3684 EZ-USB FX2LP DVKおよびCrossLink LIF-MD6000マスターリンクボードキットガイドを参照してください。次の表に、これら2つのボード間のピンマッピングを示します。

FX2LPスレーブFIFO制御およびデータライン

CrossLink LIF-MD6000マスターリンクボード

CY3684 EZ-USB FX2LP DVK

START

RX1 / J219

P319

SYNC

RX1 / J217

P318

SLWR

J189

P24

PKTEND

J187

P213

FIFO_EMPTYFLAG A

J183

P211

IFCLK

J185

P53

GND

RX2 / J226

P220

DQ0

RX2 / J24

P119

DQ1

RX2 / J26

P118

DQ2

RX2 / J210

P117

DQ3

RX2 / J212

P116

DQ4

RX2 / J216

P115

DQ5

RX2 / J218

P114

DQ6

RX2 / J211

P113

DQ7

RX2 / J213

P112

DQ8

RX1 / J24

P111

DQ9

RX1 / J26

P110

DQ10

RX1 / J210

P19

DQ11

RX1 / J212

P18

DQ12

RX1 / J216

P17

DQ13

RX1 / J218

P16

DQ14

RX1 / J211

P15

DQ15

RX1 / J213

P14

FPGA CLOCK INPUT

J272

P43

注: Crosslink FPGAのピンマッピングの詳細については、このプロジェクトに添付されているFPGAソースコードの.lpfファイルを参照してください。

達成された最大USB帯域幅

YUY2 640x480ビデオ解像度をストリーミングしている間、達成される最大USBスループットは30 MBpsです。これは、Windows10 PCe-CAMViewアプリケーションとAndroidフォンのCameraFi-USBカメラ/ Webcamアプリケーションでテストされています。UVCデバイスからビデオをストリーミングするサードパーティアプリケーションを使用できます。

注:サイプレスは、追加機能をサポートするためのCrosslink FPGAコードの更新をサポートしていません。FPGAコードを変更するためのお問い合わせはLattice Semiconductor社のテクニカルサポートシステムに連絡願います。サイプレスは、ユーザーがFX2LPファームウェアデザインを更新/変更して他の機能をサポートするのに役立ちます。サイプレス製品のお問い合わせはサイプレステクニカルサポートにご連絡願います。

Attachments
0 Likes
Version history
Revision #:
1 of 1
Last update:
‎Sep 15, 2020 02:52 AM
Updated by:
 
Contributors