Community Translated by NoTa_4591161 
Version: **
Translation - English: Analysis of CX3 Video Timing Parameters – KBA226779
一般に、CX3 MIPIコンフィグレーションツールには、独自の重要性を持つさまざまなビデオタイミングパラメーターがあります。このKBAでは、MIPIブロックのすべてのビデオ関連パラメーターについて説明します。
タイミングパラメータを理解するには、仮想パラメーター（ピクセルクロック）を導入する必要があります。ピクセルクロックは、ピクセルがビデオストリームで送信されるクロックレートです。その値は、ビデオの解像度と1秒あたりのフレーム数（FPS）によって異なります。
次のようにピクセルクロックを計算します。
1秒あたりのフレーム数がFPSで、（H-Active x V-Active）がビデオ解像度の場合、H-BlankとV-Blankが導入されたブランキング時間です。
1つの完全なフレームの時間（つまり、（H-合計x V-合計）解像度の場合）= 1÷FPS
1つの完全な水平線の時間=（1÷FPS）÷V-合計（ライン数）
1ピクセルを送信する時間=（1÷FPS）÷V-合計（ライン数）÷H-合計（ピクセル数）
このとき、ピクセルクロック（MHz）=（FPS×V合計×H合計） ÷10 ^ 6
H-合計（µs）の計算：（1÷ピクセルクロック）×H-合計（ピクセル数）
最小CSIクロックを計算するには：
CSIクロックは、ビデオデータビットがMIPIブロックに入るクロックレートです。データビットはDDRをサポートしているため、クロックの両方の（立ち上がりおよび立ち下がり）エッジで転送されます。1つのクロックエッジで入力されるビット数は、選択したMIPIデータレーンの数と同じです。
CSI仕様の最小値を計算するには、次のように各ビットに必要な最小時間を見つける必要があります。
各水平ラインの総ビット数= H-アクティブ×ピクセル深度
各ビットに必要な時間=（H-アクティブ（ピクセル）×ピクセル深度）÷H-合計（μs）
すでに述べたように、CSIクロックはDDRなので、時間は半分になります=（H-アクティブ（ピクセル単位）×ピクセル深度）÷H-合計（µs単位）÷2
CSIクロックの各エッジで転送されるビット=データレーン
したがって、必要な最小CSIクロック=（H-アクティブ（ピクセル）×ピクセル深度）÷H-合計（µs）÷2÷データレーン
CSIインターフェースのH-アクティブ時間を計算するには：
MIPIインターフェースが送信する必要のある1つの水平ラインのビットの総数= H-アクティブ（ピクセル単位）×ピクセル深度
CSIクロックの各エッジで転送されるビット=データレーン
CSIクロックにはDDRがあります。したがって、有効なクロックは、2×CSI_Clockになります。
1つの水平ラインでデータビットを転送するのにかかる時間（Hアクティブ時間（µs））= [1÷（2×CSI_Clock×データレーン）]×ピクセル深度×Hアクティブ（ピクセル）
PHY時間遅延値を計算するには：
PHY遅延値は、「THS PREPARE +（THS ZERO / 2）」 時間でCSI RXLPßàHSクロックによって取得されるティックのおおよその数です。この遅延値は、LPからHSへの遷移を制御するために使用されます。この値はツールによって計算されます（MIPI Receiver Configurationの右下隅を参照）。CyU3PMipicsiSetPhyTimeDelay()を使用して手動で設定する必要があります。
PHY時間遅延値= {[THS_Prepare（in ns）+（THS_Zero（in ns）/ 2）]÷[（1÷（CSI RXLPßàHS Clock（MHz）×1000）]} -1
ティック数は小数にはできないので、この値を切り上げます。範囲が0から始まるため、この値から1が差し引かれます。