Tip / ログイン to post questions, reply, level up, and achieve exciting badges. Know more

cross mob
Translation_Bot
Community Manager
Community Manager
Community Manager

一些控制芯片的的同一组IO的引脚为何不连在一起排列。比如STM32F103RCT6的8到11引脚是PC0~PC3,接下来隔了12、13引脚的VSS和VDD后,第14引脚却不是PC4而是PA0,PC4是在另一边的24引脚那。不仅仅是ST的芯片是这样,其实大部分厂家的微控制器和微处理器都有这种毛病。(因为这个,在PCB布局走线的时候,真的很想打人啊)
所以我也来求问!!

lulufishfish_0-1690208512735.png

 

0 件の賞賛
1 解決策
Translation_Bot
Community Manager
Community Manager
Community Manager

您好,

在做处理芯片的レイアウト设计时,各种功能之间是有优先级的。IO的功能一般是最后考虑的,通常优先考虑的都是这个IO能够复用的功能,比如串口通讯、定时器的输入、ADC的输入等,而且会根据模块来分类,将同属一个模块的复用功能放在附近的位置。

而且有些电路需要布局对称,有些电路要求信号延迟小,不同的要求就会区分出布局的优先级。芯片内部的布局肯定是比PCB的布线要复杂、要求更多,这就导致了同一组的引脚不一定挨在一起。

ブラジル、

オーウェン

元の投稿で解決策を見る

0 件の賞賛
1 返信
Translation_Bot
Community Manager
Community Manager
Community Manager

您好,

在做处理芯片的レイアウト设计时,各种功能之间是有优先级的。IO的功能一般是最后考虑的,通常优先考虑的都是这个IO能够复用的功能,比如串口通讯、定时器的输入、ADC的输入等,而且会根据模块来分类,将同属一个模块的复用功能放在附近的位置。

而且有些电路需要布局对称,有些电路要求信号延迟小,不同的要求就会区分出布局的优先级。芯片内部的布局肯定是比PCB的布线要复杂、要求更多,这就导致了同一组的引脚不一定挨在一起。

ブラジル、

オーウェン

0 件の賞賛