usb.core.USBTimeoutError(CYUSB3014)

[VastStar]

使用python的libusb库读取FPGA通过CYUSB3014发上来的数据，数据的产生速度0.5M/s，表现为FPGA的FIFO长空，但CYUSB3014的FIFO的FLAG_A标志经常拉低（表示CYUSB3014的FIFO满了）。

个人思考了两个问题，一是CYUSB3014的FIFO是否太小了，二是FLAG_A信号是不是与其FIFO真满相比有时延？

[JiangJing]

Hi，

       1，DMA buffer的大小是您可以自己配置的；

2，写传输过程结束时，标志始终经过三个周期的延迟。这三个周期的延迟是从使缓冲区变为满的写
周期到标志被置低的时间。在第四个时钟沿上，外部主设备可以对处于低电平的标志进行采样；读传输过程结束时，标志始终经过两个周期的延迟。

详细内容您可以参考以下文档：https://www.infineon.com/dgdl/Infineon-AN65974_Designing_with_the_EZ-USB_FX3_Slave_FIFO_Interface-Ap...

[VastStar]

请问应该怎么配置DMA buffer的大小，我不清楚应该在文件的哪个函数里，用什么函数进行设置才生效。

[JiangJing · Accepted solution]

Hi，

          你可以修改DMA配置的dmaCfg.count和dmaCfg.size的参数，注意DMA bufferx的大小为16 bytes的整数倍。