FX3 FLAGA outpt signal

Tip / Sign in to post questions, reply, level up, and achieve exciting badges. Know more

cross mob
hiyac_351831
Level 3
Level 3
25 replies posted 10 replies posted 10 questions asked

To whom it may concern,

This is an urgent request from our customer.
My apology for writing this case in Japanese.

CYUSB3014について調査をしています。
CYUSB3014の出力信号であるFLAGAの動作について教えていただけますでしょうか。

【概要】
CYUSB3014の出力周波数を50Hz/59.94Hzに切り替えた際、
FLAGAの出力が’L’になってしまうような事は発生しますでしょうか?


【質問1】
どのような時にFLAGAは’H’や’L’となりますか?

【質問2】

出力周波数切り替えた際、他にも何かの設定を変更する必要がありますか?

0 Likes
4 Replies
Anonymous
Not applicable

お世話になっております。

ご質問いただいた件、以下に回答させていただきます。

【回答1】

FX3をマスタ or スレーブとして使用していますか?(FX3にPCLKを駆動する外部FPGAがあるかどうかを意味します)。

これに関してお客様に確認して頂けませんか。

お客様がAN65974(AN65974 - Designing with the EZ-USB® FX3™ Slave FIFO Interface | Cypress Semiconductor )のデフォルトのサンプルプロジェクトを参照している場合、FLAGAはスレーブFIFO書き込み操作のDMA_READYフラグとして設定されます。

FLAGAはFX3からの出力信号であり、ACTIVE LOW信号として設定されます。

DMA_READYフラグは、外部マスタへのDMAバッファの可用性を示すために使用されます。

例えば、サイズ16KBの4つのDMAバッファが外部マスターからの書き込み操作のためにFX3で設定されているとします。

外部マスターがFX3 DMAバッファに16KBのデータを書き込むと、バッファがfullになります。バッファがfullになると、FX3で外部マスタが書き込むための新しいバッファを用意する必要があります。これには、数マイクロ秒のオーダーの遅延が伴い、 FX3 DMAバッファへのオーバーライトを防ぐために、バッファがいっぱいになるとFLAGAはLowにアサートされます。新しいバッファが利用可能になると、FLAGAはアサート解除され(Highになります)。

スレーブFifoの設計を理解するために、アプリケーションノートAN65974(特にセクション4〜8)を参照してください。

【回答2】

ある周波数から別の周波数に切り替える際に設定を変更する必要はありません。

[Answer 1]

Please confirm with the customer if they are using FX3 as a Master or Slave (meaning is there an external FPGA driving the PCLK to FX3?)

If the customer is referring to the default AN65974 (AN65974 - Designing with the EZ-USB® FX3™ Slave FIFO Interface | Cypress Semiconductor ) example project, then FLAGA would have been configured as a DMA_READY flag for Slave Fifo write operation.

FLAGA is an output signal from FX3 and  is configured as an ACTIVE LOW signal.

DMA_READY flag is used to indicate the availability of DMA buffer to the external Master.

Suppose, 4 DMA buffers each of size 16KB is configured in FX3 for Write operation from the external Master.

Once the external Master has written 16KB of data to FX3 DMA buffer, the buffer will be full. Once, the buffer is full, a new buffer has to be made available in FX3 for the external Master to write into. This involves a delay of the order of few micro-seconds. To prevent over-writing into FX3 DMA buffer, FLAGA is asserted Low once the buffer is full. FLAGA is de-asserted (becomes High), once a new buffer is available.

Please go through Application Note AN65974 (especially sections 4 to 😎 to understand the Slave Fifo design.

[Answer 2]

There is no change required as such when switching from one frequency to another.

Regards,

Nada

0 Likes

返信ありがとうございます。

本件、自己解決しました。

FLAGAの出力が’L’になってしまう原因は、

通信している最中に出力周波数を変更したためでした。

変更タイミングを通信をしていないタイミングに変更したところ

問題は発生しなくなりました。

本スレッドをクローズする前に念のためお聞きしますが、

今回のケースのように通信中のタイミングで周波数を変えた場合に、

通信が止まるのは想定通りの動作なのでしょうか?

また、出力フォーマットを切り替える際の、サイプレス推奨のタイミングは

ありますでしょうか?

LVAL(HD)FVAL(VD)のタイミングではなく、HやVのタイミングで切り

  替えるのが正しいでしょうか?)

0 Likes
Anonymous
Not applicable

申し訳ないですが、今回のような通信中のタイミングで周波数を変えた場合に、通信が止まるのは今までテストされていないため、想定通りの動作かどうか分かりませんが、

PCLK周波数を変更する前に、外部マスターからFX3へのデータ転送を停止することを常に推奨します。

「出力フォーマットを切り替えるタイミング」については、出力周波数を変更するタイミングを意味しますか?

ご確認よろしくお願いいたします。

Nada

0 Likes

やはり、データ転送中に周波数を変更すべきではないということですね。

ご回答ありがとうございました。

「出力フォーマットを切り替えるタイミング」については、出力周波数を変更するタイミングを意味しますか?
はい。そうです。

0 Likes