cypress专家您好,
使用FPGA+cyusb3014实现UVC+UART,就是FPGA在不断发送给cyusb3014视频的同时,上位机可以向FPGA发送控制字,FPGA收到控制字后要向上位机返回结果,两个通道互不相影响。
请教两个问题:
1),FPGA和cyusb3014具体怎样连接?
2),FPGA应该怎样向 cyusb3014发送数据才能做到两个过程互不相影响?
谢谢
Solved! Go to Solution.
这个上位机向FX3发送自定义控制字有很多方法,不一定需要添加uart接口,比如通过UVC extension unit
添加串口的教学:
这里是把USB接收到的串口消息直接通过FX3的 uart口传了出去,你要是想用别的如I2C也可以。
具体如何连接请参考AN75779中的内容:
这个上位机向FX3发送自定义控制字有很多方法,不一定需要添加uart接口,比如通过UVC extension unit
添加串口的教学:
这里是把USB接收到的串口消息直接通过FX3的 uart口传了出去,你要是想用别的如I2C也可以。
具体如何连接请参考AN75779中的内容:
在AN75779里是这样描述FX3和CMOS图像传感器之间的管脚连接的,其中LV,FV,GPIO[0:7},PCLK这些管脚是用于传输数据用的,而I2C_GPIO[58],I2C_GPIO[59]只是用于控制CMOS图像传感器的,也可以省略,对不对? FX3与FPGA的连接也是同样的对么?FPGA与FX3之间要实现双通道(图像数据通道与控制命令通道分开)也是通过FX3的外设(UART,I2C,SPI)管脚与FPGA物理连接实现的,对么?(原来以为图像数据和控制命令都是通过GPIF II发送,接收的),谢谢
控制和数据当然是分开的,GPIF只负责接受图像数据。无论你用什么方法,只要保证GPIF接收到正确的图像数据。这行场信号同步不是我们家定义的,很多地方都用。
FPGA通过GPIF II方式(非Slave Fifo Synchronize模式)读写FX3的verilog HDL例程有么?网上只能找到slavefifosync模式的例程。谢谢
没有。GPIF是我们这个接口的名称,这个状态机是可以用GPIF II designer自己设计的,与FPGA匹配即可。slave fifo只是其中一个例程的名字。
FPGA按AN75779的GPIF II模式()如上图)读写FX3时,向FX3提供的PCLK脚的时钟频率应该是多少(是<=100MHz么?)?我有一块Xilinx Zc702的开发板,它的D18,C19脚输出一对200MHz的差分时钟,可以分频后用于FX3
是的,GPIF时钟最大频率是100M