公告

大中华汽车电子生态圈社区并入开发者社区- 更多资讯点击此

Tip / 登入 to post questions, reply, level up, and achieve exciting badges. Know more

cross mob
zgWang_OvO
Level 1
Level 1
5 sign-ins First reply posted First question asked

你好,我在工程中通过USB实现PC和FPGA间的数据传输,在有些时候FPGA将USB端点写满后,PC没办法读出来,每次都要重新插拔USB,想问下怎么修改固件能处理这种情况。

我使用的Slave fifo模式,输入输出端点都配置成了自动模式

0 点赞
1 解答
2 回复数
JiangJing
Moderator
Moderator
Moderator
First like given 250 sign-ins 250 replies posted
0 点赞
zgWang_OvO
Level 1
Level 1
5 sign-ins First reply posted First question asked

谢谢你的回复,这个回答里的方法我不是很会,不过我修改了自己的verilog代码,严格约束了USB接口时序,也算解决了这个问题

0 点赞