七月 08, 2021
01:17 AM
您好!我使用的是av6150(芯片为xlinx XC6SLX150,与所给案例中的spartan 6芯片相同)+CYUSB3KIT-003,参考AN65974和AN65974\FPGA Source files\fx3_slaveFIFO2b_xilinx\fpga_slavefifo2b_verilog文件夹中的ISE文件,希望实现USB3.0的回流传输功能。
由于所使用的开发板没有拨码开关,也仅希望FX3工作在loopback模式,因此在提供的ISE工程文件的slaveFIFO2b_fpga_top文件中将mode_p设置为始终工作在loopback状态下,并对UCF文件中对应的引脚进行更滑,最终程序编译通过了,但是出现了4个时序约束问题,实际BULK OUT可以传出数据,但是BULK IN接收数据失败。
请问是否是我所使用的方式有误?所提供的verilog文件是否有更详细的使用说明?
或者说,该如何使用FPGA与FX3实现数据的传输?
已解决! 转到解答。
标签
1 解答
七月 08, 2021
11:43 PM
1 回复