Tip / Sign in to post questions, reply, level up, and achieve exciting badges. Know more

USB EZ-PD™ Type-C Forum Discussions

Ivan_Lee
Level 5
Level 5
5 likes given 100 sign-ins First like received

應用是C to DP dongle, 參考C to DP dongle reference design 線路

但是HW 有些差異

VSYS目前是floating.

板子上有外接一個LDO - VBUS_5V to 3.3V 供給 VDDIO 

再實際使用上PD 溝通上不是很穩定, 會有soft reset 現象 

1. VSYS  flaoting的情況下, FW or HW 需要做什麼設定?

2. VSYS不接的情況下會有什麼風險

 

 

0 Likes
1 Solution
ShifangZ_26
Moderator
Moderator
Moderator
250 sign-ins 1000 replies posted 750 replies posted

Hello Ivan,

目前不确定您这边将要测试的固件是什么版本,是单向版本还是双向版本。

根据CCG3 C to DP SDK里面的单向版本,默认情况下,VSYS与VDDD之间的SWITCH是打开的。并且这个switch不会发生变化,即,在这个版本如果直接由VBUS供电,VSYS不供电,可以正常的工作。

在硬件和软件上不需要额外的设定。

 

Best Regards,

Lisa

View solution in original post

5 Replies
ShifangZ_26
Moderator
Moderator
Moderator
250 sign-ins 1000 replies posted 750 replies posted

Hello Ivan,

目前不确定您这边将要测试的固件是什么版本,是单向版本还是双向版本。

根据CCG3 C to DP SDK里面的单向版本,默认情况下,VSYS与VDDD之间的SWITCH是打开的。并且这个switch不会发生变化,即,在这个版本如果直接由VBUS供电,VSYS不供电,可以正常的工作。

在硬件和软件上不需要额外的设定。

 

Best Regards,

Lisa

Hi Lisa,

  1. CCG3 對Vsys會有偵測的動作嗎?   

  2. 如果VBUS與Vsys皆供電,他的優先權是怎麼判斷? 

0 Likes
ShifangZ_26
Moderator
Moderator
Moderator
250 sign-ins 1000 replies posted 750 replies posted

Hello Ivan,

1. 默认CCG3 C to DP SDK里面的单向版本,默认情况下,VSYS上的电平没有进行监测。如果更改后的设计会请求到>5V的电压,建议手动加入对以下寄存器的管理。

/*
* 20V regulator enable signal
* "1" : Enable regulator to output supply onto VDDD
* "0" : Disable regulator
*/
#define PDSS_VREG_VSYS_CTRL_VREG20_EN (1u << 0) /* <0:0> R:RW:0: */

/*
* Control signal to enable/disable switch
* "1" : Enable switch : VOUT = VDDD = VSYS
* "0" : Disable switch
*/
#define PDSS_VREG_VSYS_CTRL_ENABLE_VDDD_SWITCH (1u << 16) /* <16:16> R:RW:1: */

 

2. 默认CCG3 C to DP SDK里面的单向版本没有加入判定。

 

Best Regards,

Lisa

0 Likes

Hi Lisa,

  "VSYS上的电平没有进行监测" ,"且對於VBUS與Vsys的供電優先權沒有判定"。

  那在VBUS與Vsys同時皆供電的情況下,CCG3會使用VBUS的來源,還是Vsys?

   

0 Likes
ShifangZ_26
Moderator
Moderator
Moderator
250 sign-ins 1000 replies posted 750 replies posted

Hello ,

这个情况将没有办法判定,为了CCG3正常的工作,请确保VSYS与VBUS内部regular产生的VDDD电平是一致的.

 

Best Regards,

Lisa

0 Likes