- Mark as New
- Bookmark
- Subscribe
- Mute
- Subscribe to RSS Feed
- Permalink
- Report Inappropriate Content
ご担当者様
CYT3BBのPCLK_CANFD_CLOCKの設定に関して下記確認させてください。
T2G -B-H Architecture TRM rev.F, 24.2.2 Dual Clock Sources に以下の記載があります。
"For the CAN FD operation,it is recommended to use 20 MHz, 40 MHz, or 80 MHz for
PCLK_CANFD[x]_CLOCK_CAN[y] (clk_cclk)."
本推奨はHS-CANを使用する場合も該当しますでしょうか?
clk_cclk=10MHzの設定でも問題ないでしょうか?
宜しくお願い致します。
Solved! Go to Solution.
- Mark as New
- Bookmark
- Subscribe
- Mute
- Subscribe to RSS Feed
- Permalink
- Report Inappropriate Content
@MaKi_350451 さん
社内確認が取れましたので、回答差し上げます。以下のコメントをご参照ください。
英語で失礼します。
"...This description about the CAN clock frequency comes from the 3rd Party IP's CAN document. The recommended frequencies 20/40/80 MHz where chosen to be able to generate the bit rates that are usually used in the automotive and industrial automation industry.
This is not a mandatory requirement. ..."
したがって、 20/40/80 MHzは必須要件ではありません。clk_cclk=10MHzの設定でも問題ございません。
Best Regards, Ryan
- Mark as New
- Bookmark
- Subscribe
- Mute
- Subscribe to RSS Feed
- Permalink
- Report Inappropriate Content
- Mark as New
- Bookmark
- Subscribe
- Mute
- Subscribe to RSS Feed
- Permalink
- Report Inappropriate Content
@MaKi_350451 さん
社内確認が取れましたので、回答差し上げます。以下のコメントをご参照ください。
英語で失礼します。
"...This description about the CAN clock frequency comes from the 3rd Party IP's CAN document. The recommended frequencies 20/40/80 MHz where chosen to be able to generate the bit rates that are usually used in the automotive and industrial automation industry.
This is not a mandatory requirement. ..."
したがって、 20/40/80 MHzは必須要件ではありません。clk_cclk=10MHzの設定でも問題ございません。
Best Regards, Ryan