Tip / Sign in to post questions, reply, level up, and achieve exciting badges. Know more

cross mob
GavinLi
Level 3
Level 3
10 sign-ins 5 questions asked 5 sign-ins

Hi 贵司技术大牛们,

我遇到这样一个奇怪现象,

我将P7.1 配置成ADC[0]_17, P7.2配置成TCPWM1_LINE261。

GavinLi_0-1703664112867.png

如上图所示:
1处, 对PWM时钟设置成 1 分频;

2处,启动PWM,我使用逻辑分析仪抓取波形,频率符合预期;

但到3处配置ADC clk,进行6分频,会发现影响了PWM的频率,通过逻辑分析仪的确看到PWM 频率也减小了6倍。

为何会这样,它们的clock不应该是独立的吗?

谢谢!

 

0 Likes
1 Solution
Janine_Y
Moderator
Moderator
Moderator
50 solutions authored 10 likes received 25 solutions authored

Hi GavinLi,

你可以看一下Cy_SysClk_PeriphSetDivider的参数divider number是不是两边用了一样的,就是TCPWM_PERI_CLK_DIVIDER_NO_PWM是不是也是0?需要换一个index。

Best Regards,

Janine

View solution in original post

3 Replies
GavinLi
Level 3
Level 3
10 sign-ins 5 questions asked 5 sign-ins

我代码追了一下,二者都属于

PERI_PCLK->GR[1],

所以是这个影响的吗

0 Likes
Janine_Y
Moderator
Moderator
Moderator
50 solutions authored 10 likes received 25 solutions authored

Hi GavinLi,

你可以看一下Cy_SysClk_PeriphSetDivider的参数divider number是不是两边用了一样的,就是TCPWM_PERI_CLK_DIVIDER_NO_PWM是不是也是0?需要换一个index。

Best Regards,

Janine

是的,是我这边配置问题,谢谢!

感谢你的快速回复 !

0 Likes