CYT2B7におけるSPIのスレーブ側のCLKの立ち上がり時間について

Tip / ログイン to post questions, reply, level up, and achieve exciting badges. Know more

cross mob
Translation_Bot
Community Manager
Community Manager
Community Manager

こんにちは

CYT2B7 SPIのスレーブ側でのCLKの上昇時間について知りたいのですが。

データシート(002-18043_0K_V_CYT2B7_DataSheet_Final.pdf)の112ページの表26-11シリアル通信ブロック(SCB)仕様、SID206(図1.png) およびSID221(図2.png)では、「SPIスレーブ:クロックキャプチャエッジの前に有効なMOSI」の最小値が記載されていますが、最大値については言及されていません。

データシートの117ページの図26-12のLOWクロック位相のSPIスレーブタイミング図を見ると、tDMI_EXT(SID221)は、立ち上がり後にCLKが安定するのにかかる時間のようです(図3.png)。
図3の赤いボックス範囲内の最大時間と最小時間を知りたいのですが。

データシート(002-18043_0K_V_CYT2B7_DataSheet_Final.pdf)の98ページの表26-5 I/O仕様、SID671からSID675(図4.png) SID671AからSID675A(図5.png)では、GPIOの各ポートの「立ち上がり時間または立ち下がり時間」が記載されています。
SPI のスレーブ側の CLK の立ち上がり時間の最大値と最小値は、SID671 から SID675 および SID671A から SID675A で正しいですか。

感謝

よろしくお願いいたします

0 件の賞賛
1 解決策
Translation_Bot
Community Manager
Community Manager
Community Manager
Sclockがエッジをキャプチャする前にMOSIが長時間LOWまたはHIGHであると仮定すると、Sclockがエッジをキャプチャした後、スレーブがMOSIをサンプリングしても影響はありません。 つまり、スレーブのMOSI最大セットアップ時間はありません。長ければ長いほど良いです。

デバイスがSPIスレーブの場合、MOSIドライブモードはHi-Zで、立上り/立下りエッジはマスタのMOSIを基準としています。

追加の質問 1:
100%参照ではありません。 図のtr/tfは26-7で、特に注記はありません。 SID671/671AおよびSID675/675Aの場合、仕様は20%~80%ではなく、10%から90%の間の時間です。 その他の条件は同じです。

追加の質問 2:
SPIマスタアプリケーションの場合、SID671からSID675の時刻を参照できます。 しかし、SPIスレーブアプリケーションの場合、SCLKもHi-Zドライブモードであり、tr/tfはマスターデバイスのSCLKの仕様を参照しています。
 
よろしくお願いします、ライアン

元の投稿で解決策を見る

0 件の賞賛
3 返答(返信)
Translation_Bot
Community Manager
Community Manager
Community Manager

他に質問があります。

追加の質問1:
データシート(002-18043_0K_V_CYT2B7_DataSheet_Final.pdf)26-7 108ページの図6-7交流タイミング仕様(図6.png)について、SID671〜SID675の時間(図4.pngを参照した立ち上がり/立ち下がり時間の定義のグラフのtr/tfの最大値と最小値です。 そしてSID675A SID671A(図5.png)?

追加の質問2:
データシート(002-18043_0K_V_CYT2B7_DataSheet_Final.pdf)の117ページのLOWクロック位相を使用した図26-12のSPIスレーブタイミング図のSCLKの立ち上がり時間と立ち下がり時間の最大値と最小値(図7.pngの青いボックス)を知りたいのですが。 はSCLK信号の立ち上がり時間と立ち下がり時間の最大値と最小値です(図7.pngの青いボックス) 立ち上がり/立ち下がり時間の定義(図6.png)のtr / tfの最大値と最小値を参照していますか?

感謝

よろしくお願いいたします

0 件の賞賛
Translation_Bot
Community Manager
Community Manager
Community Manager
Sclockがエッジをキャプチャする前にMOSIが長時間LOWまたはHIGHであると仮定すると、Sclockがエッジをキャプチャした後、スレーブがMOSIをサンプリングしても影響はありません。 つまり、スレーブのMOSI最大セットアップ時間はありません。長ければ長いほど良いです。

デバイスがSPIスレーブの場合、MOSIドライブモードはHi-Zで、立上り/立下りエッジはマスタのMOSIを基準としています。

追加の質問 1:
100%参照ではありません。 図のtr/tfは26-7で、特に注記はありません。 SID671/671AおよびSID675/675Aの場合、仕様は20%~80%ではなく、10%から90%の間の時間です。 その他の条件は同じです。

追加の質問 2:
SPIマスタアプリケーションの場合、SID671からSID675の時刻を参照できます。 しかし、SPIスレーブアプリケーションの場合、SCLKもHi-Zドライブモードであり、tr/tfはマスターデバイスのSCLKの仕様を参照しています。
 
よろしくお願いします、ライアン
0 件の賞賛
Translation_Bot
Community Manager
Community Manager
Community Manager

こんにちは @RyanZhao

あなたの答えをありがとう、それは私を大いに助けました。

よろしくお願いいたします。

smartconx_target@Q!w2e3r4t5y6u7i8o9p0||/t5/TRAVEO-T2G/Regarding-the-rising-time-of-the-CLK-on-the-slave-side-of-SPI-in-CYT2B7/m-p/649050

0 件の賞賛