CYW20706A2 GPIO测试 P24管脚(BT_CLK_REQ)无法拉低电频 CYW20706A2 GPIO测试 P24管脚(BT_CLK_REQ)无法拉低电频 Level 3 PeYu_4639956 Level 3 七月 14, 2020 03:20 AM 标记为新 加注书签 订阅 禁止 订阅 RSS 提要 Permalink 打印 报告不当内容 七月 14, 2020 03:20 AM 跳至解决方案 最近在使用CYW20706A2 在开发板做GPIO测试时，发现P24管脚(BT_CLK_REQ)在调用函数wiced_hal_gpio_configure_pin设置输出高电频后，使用万用表测得该脚输出3.252V，设置输出低电频后，使用万用表测得该脚输出2.978V。更换开发板后测试的数据差异不大。这是因为有哪个功能使能造成的吗？还是别的什么原因？ 已解决！ 转到解答。 标签 标签: ispn:37814:0.9999901:0 l1:3966:0.9999901:0 l2:3982:0.9999901:0 l3:6065:0.9999901:0 0 点赞 回复 订阅 1 解答 Re: CYW20706A2 GPIO测试 P24管脚(BT_CLK_REQ)无法拉低电频 Moderator Owen_Zhang123 Moderator 七月 14, 2020 06:26 PM 标记为新 加注书签 订阅 禁止 订阅 RSS 提要 Permalink 打印 报告不当内容 七月 14, 2020 06:26 PM 跳至解决方案 P4/P24被绑定到其他的pad上了，所以无法配置，请在初始化的时候调用下面的寄存器配置以将其配置为GPIO：*((volatile uint32_t*)(0x003201b8)) = 0x7000; 在原帖中查看解决方案 0 点赞 回复 所有论坛主题 前一个主题 下一个主题 5 回复数 加载以前的回复 发布回复
