Jun 22, 2021
06:34 PM
- Mark as New
- Bookmark
- Subscribe
- Mute
- Subscribe to RSS Feed
- Permalink
- Report Inappropriate Content
Jun 22, 2021
06:34 PM
SRAM【CY62128EV30】について技術的な質問がございます。以下、ご回答いただけると助かります。
添付データシートSwitching Waveforms【Figure 7. Read Cycle No. 2 】、【Figure 9. Write Cycle No. 2】についてですが
それぞれの図ではOE信号(Fig7)又はWE信号(Fig9)が立上った後にそれぞれのCE信号が立上っています。
しかし、手元の基板で確認しておりますが、それぞれCE信号が先に立上った場合でも正常にRead/Write動作が確認できております。
この場合(図とは逆の立上り順の場合でも)、何か問題はありますでしょうか?
Solved! Go to Solution.
Labels
- Labels:
-
Memory ASYNC
-
Memory SRAM
1 Solution
Jun 24, 2021
08:26 PM
- Mark as New
- Bookmark
- Subscribe
- Mute
- Subscribe to RSS Feed
- Permalink
- Report Inappropriate Content
Jun 24, 2021
08:26 PM
このスレッドは下記スレッドと重複していますので、Closeとさせて頂きます。
1 Reply
Jun 24, 2021
08:26 PM
- Mark as New
- Bookmark
- Subscribe
- Mute
- Subscribe to RSS Feed
- Permalink
- Report Inappropriate Content
Jun 24, 2021
08:26 PM
このスレッドは下記スレッドと重複していますので、Closeとさせて頂きます。
This widget could not be displayed.