6 22, 2021
06:38 PM
- 新着としてマーク
- ブックマーク
- 購読
- ミュート
- RSS フィードを購読する
- Permalink
- 印刷
- 不適切なコンテンツを報告
6 22, 2021
06:38 PM
SRAM CY62128EV30について技術的な質問がございます。以下、ご回答いただけると助かります。
添付データシートSwitching Waveforms(Figure 7. Read Cycle No. 2 )、(Figure 9. Write Cycle No. 2)についてですが
それぞれの図ではOE信号(Fig7)又はWE信号(Fig9)が立上った後にそれぞれのCE信号が立上っています。
しかし、手元の基板で確認しておりますが、それぞれCE信号が先に立上った場合でも正常にRead/Write動作が確認できております。
この場合(図とは逆の立上り順の場合でも)、何か問題はありますでしょうか?
解決済! 解決策の投稿を見る。
ラベル
- ラベル:
-
Memory ASYNC
-
Memory SRAM
1 解決策
6 22, 2021
06:38 PM
- 新着としてマーク
- ブックマーク
- 購読
- ミュート
- RSS フィードを購読する
- Permalink
- 印刷
- 不適切なコンテンツを報告
6 22, 2021
06:38 PM
各データシートのパラメータを満たせていればOE,WE信号に対して、CE信号が先に立ち上がった場合でも問題ないと考えます。詳細確認が必要でしたら、波形等のデータを添えて、お取引のある代理店までご連絡いただければと思います。
1 返信
6 22, 2021
06:38 PM
- 新着としてマーク
- ブックマーク
- 購読
- ミュート
- RSS フィードを購読する
- Permalink
- 印刷
- 不適切なコンテンツを報告
6 22, 2021
06:38 PM
各データシートのパラメータを満たせていればOE,WE信号に対して、CE信号が先に立ち上がった場合でも問題ないと考えます。詳細確認が必要でしたら、波形等のデータを添えて、お取引のある代理店までご連絡いただければと思います。