CY7C1470V33的zz管脚(控制sleep模式)低电平要求多大的电压范围 Level 1 yaya_4678691 Level 1 四月 07, 2020 06:24 AM 标记为新 加注书签 订阅 禁止 订阅 RSS 提要 Permalink 打印 报告不当内容 四月 07, 2020 06:24 AM 跳至解决方案 我在用FPGA控制zz做sram的写读测试时发现不管zz接1 0或者不接时sram都没有被写进数据,我看datasheet发现测试时zz接的电压小于0.2V,我想请教下是否zz管脚拉低只能在板卡上接地,对于FPGA的LVCMOS33的0输出不能用于控制ZZ管脚 已解决! 转到解答。 标签 标签: SYNC SYNC NOBL 标记:sync sram 0 点赞 回复 订阅 1 解答 Re: CY7C1470V33的zz管脚(控制sleep模式)低电平要求多大的电压范围 Moderator Roy_Liu Moderator 四月 08, 2020 06:44 PM 标记为新 加注书签 订阅 禁止 订阅 RSS 提要 Permalink 打印 报告不当内容 四月 08, 2020 06:44 PM 跳至解决方案 看起来和这The low voltage standard of zz pin for CY7C1470V33 是同一个问题,请参考那个帖子的讨论。 Roy Liu 在原帖中查看解决方案 0 点赞 回复 所有论坛主题 前一个主题 下一个主题 1 回复 加载以前的回复 发布回复