Attachments are accessible only for community members.
十月 12, 2022
11:22 PM
根据Psoc6文档可知,port口可单独供电,VDDIO0采取1.8V单独供电
但是现在的PORT11 GPIO 口的低电平是0.6V ,高电平是 1.8V ,低电平太高了,请问设计或者编程需要改动吗 ?
myname is Frank
已解决! 转到解答。
标签
- 标签:
-
PSoC 6 MCU
1 解答
十月 15, 2022
12:27 AM
6 回复数
十月 14, 2022
12:24 AM
PORT11 上的所有数字输出引脚都是同样的情况吗?INT/PROG/RST 这些都是输出引脚吗,驱动模式是 strong drive?
请确认芯片的 EPAD 是否良好接地
十月 15, 2022
12:27 AM
Dear 问题已经找出并且已经解决,是因为 手工焊接MCU 芯片,底部PAD (GND)没有焊接,现在底部焊接好了且问题已经解决,不胜感激
十月 16, 2022
06:37 AM
这颗芯片比较特殊,除了 GINT 以外,所有的 VSS 引脚背部都连接到了 EPAD 上,所以EPAD 的良好接地是必需的。 GINT 虽然也是地,但是它是射频部分的 GND,在芯片内部与VSS芯片地之间存在阻抗,不能代替 EPAD接地。
十月 17, 2022
06:50 PM
不客气。请问 EPAD 没有接GND时,除了 PORT11 其他 PORT 都是正常输出高低的吗?