ModusToolbox™ :無法設定 PSoC4S ECO

Tip / 登入 to post questions, reply, level up, and achieve exciting badges. Know more

cross mob
Translation_Bot
Community Manager
Community Manager
Community Manager

親愛的先生和瑪達姆斯,

 

我們正在使用ModusToolbox™開發 PSoC4S。

使用的設備號碼和 IDE 版本如下:

 

PSoC4S:CY8C4126AXI-S445

ModusToolbox™ :版本 3.1.0

設備配置器:版本 4.10

 

我們設置設置設備配置器的 ECO 設置,如下圖所示,並且當我們保存時,出現錯誤。

 

頻率:24.000 兆赫

準確度:每分鐘 +/-50

EVAL_100W_DRIVE_CFD2等級:20 uW

等效系列電阻:60 歐姆

並行負載電容量:11 pF

MiNe_85951_0-1703236132242.png

當我在這裡嘗試時,我發現將 DL 值從 20uW 更改為 21uW 可以避免錯誤。

頻率:24.000 兆赫

準確度:每分鐘 +/-50

EVAL_100W_DRIVE_CFD2等級:20 uW => 21 uW

等效系列電阻:60 歐姆

並行負載電容量:11 pF

MiNe_85951_0-1703236897868.png

 

我認為根據 TRM 計算公式,20 uW 在可用範圍內,但是您知道為什麼發生錯誤?

MiNe_85951_0-1703558432843.png

頻率:24.000 兆赫

EVAL_100W_DRIVE_CFD2等級:20 uW

等效系列電阻:60 歐姆

並行負載電容量:11 pF

 

Vpp = 0.49V 是根據架構 TR M 中列出的公式計算出來。

MiNe_85951_1-1703558665841.png

當將電壓變壓力從 20 瓦轉換為 21 瓦時,Vpp = 0.50 伏特。

 

此問題不僅可以使用ModusToolbox™重現,還可以使用PSoC™ Creator 4.4 重現。

MiNe_85951_0-1703559031218.png

 

架構 TRM 和註冊 TRM 的描述與 IDE 不一致。

 

問候,

smartconx_target@Q!w2e3r4t5y6u7i8o9p0||/t5/PSoC-4/ModusToolbox-Unable-to-set-PSoC4S-ECO/td-p/665613

1 解決方案
Translation_Bot
Community Manager
Community Manager
Community Manager

@MiNe_85951

根據與內部團隊的討論,用於計算 ATRIM,WDTRIM 提供的源代碼符合設備的內部規格。

因此,架構 TRM 需要使用正確的資料更新。

最好的問候埃
克塔

smartconx_target@Q!w2e3r4t5y6u7i8o9p0||/t5/PSoC-4/ModusToolbox-Unable-to-set-PSoC4S-ECO/m-p/673047

在原始文章中檢視解決方案

0
6 回應
Translation_Bot
Community Manager
Community Manager
Community Manager

你好 @MiNe_85951

請告訴我您正在使用的 ECO 晶體嗎? 請告訴我們水晶中提到的最大 DL。

在「架構 TRM」中,將使用 DL 的最大值來計算 Vpp。 如需詳細資訊,請參閱架構 TRM 中的 9.2.4.1 節

謝謝,

尤甘達爾 P。

smartconx_target@Q!w2e3r4t5y6u7i8o9p0||/t5/PSoC-4/ModusToolbox-Unable-to-set-PSoC4S-ECO/m-p/668105

0
Translation_Bot
Community Manager
Community Manager
Community Manager

嗨尤

 

我已經理解您的評論。

 

當您設定晶體製造商的資料表中列出的最大 DL 值時,晶體製造商會降低分離電容,以確保負電阻邊界,並降低水晶的 DL 進行調整。
我們正面臨不在低溫下工作的問題。

 

例如,如果您使用最大 DL 值為 200uW 和 CL 值為 10pF,並要求晶體製造商進行匹配,則分離電容器的電容將從 12pF 降低至 6pF,而 DL 將調整為大約 60uW。

如果分離電容器 C1 和 C2 為 6pF,則 CL 為 3pF(=(6 x 6)/(6 + 6))+ 設備電容 + 接線電容。
接線長度和設備電容遠低於 7pF。

 

 

smartconx_target@Q!w2e3r4t5y6u7i8o9p0||/t5/PSoC-4/ModusToolbox-Unable-to-set-PSoC4S-ECO/m-p/672978

0
Translation_Bot
Community Manager
Community Manager
Community Manager

@MiNe_85951

你是對的。 我將用於設置 ATRIM 和 WDTRIM 值的代碼與架構 TRM 中的 ATRIM 和 WDTRIM 設置表進行比較,我發現兩者都不一致。

當 Vpp 在 400 mV 到小於 500 毫 V 之間時,表格提供了 ATRIM 和 WDTRIM 的值。
但是,代碼會對此條件產生錯誤,如下圖所示。

Ekta_0-1704186861109.png

當最大振幅 = VPP 小於 500mV 時,返回狀態設置為錯誤參數。

您也可以在結束時檢查 cylib.c 中的 CySysClkConfigureEcoDrive () 函數的實現方式來參考這一點 檔案。 我目前已針對PSoC™ Creator 檢查了此問題,並將提交請求以更正此問題。

最好的問候埃
克塔



 

smartconx_target@Q!w2e3r4t5y6u7i8o9p0||/t5/PSoC-4/ModusToolbox-Unable-to-set-PSoC4S-ECO/m-p/669444

0
Translation_Bot
Community Manager
Community Manager
Community Manager

嗨,

 

謝謝你的回答。

 

與不正確的 GRIM 描述一樣,每個 IDE 的 ATRIM 和 WDTRIM 設定與架構 TRM 不一致。

只是因為架構 TRM 描述尚未更新,理解每個 IDE 編譯器的設置是正確的嗎?

 

smartconx_target@Q!w2e3r4t5y6u7i8o9p0||/t5/PSoC-4/ModusToolbox-Unable-to-set-PSoC4S-ECO/m-p/672992

0
Translation_Bot
Community Manager
Community Manager
Community Manager

@MiNe_85951

根據與內部團隊的討論,用於計算 ATRIM,WDTRIM 提供的源代碼符合設備的內部規格。

因此,架構 TRM 需要使用正確的資料更新。

最好的問候埃
克塔

smartconx_target@Q!w2e3r4t5y6u7i8o9p0||/t5/PSoC-4/ModusToolbox-Unable-to-set-PSoC4S-ECO/m-p/673047

0
Translation_Bot
Community Manager
Community Manager
Community Manager

@MiNe_85951

我收到了內部團隊關於此問題的澄清,我正在同樣地更新此線程。

架構 TRM 中提供的公式提供了特定給定晶體的計算最大安全幅度(我們稱之為 Cvpp - 計算)
但該表提供了實際/預期的工作幅度,該幅度由振盪器(內部PSoC™電路)控制環路針對給定的調整值(我們稱之為 Ovpp - 工作)進行穩定。

oVPP 應始終小於 cVPP。

因此,作為例,Cvpp 為 0.490。 選擇 ATRIM = 0 意味著將 oVPP 保持在 < =0.4 之間 奧維普爾 < 0.50. 因此,我們可以在 499mV 的速度運行,大於 490 毫 V。 這意味著我們會超速並摧毀水晶 這就是為什麼應用程序代碼不支持電壓 cVPP < 0.5V 的原因。

我明白架構 TRM 需要改進相關的解釋,並已通知內部團隊有關此事。

最好的問

smartconx_target@Q!w2e3r4t5y6u7i8o9p0||/t5/PSoC-4/ModusToolbox-Unable-to-set-PSoC4S-ECO/m-p/677476

0