五月 14, 2019
08:11 AM
Dears,
在调试CY8C4146时,软件上配置一个外部IO下降沿触发中断,硬件如下,在管脚2配置为外部I/O中断,在刚上电时会误触发一次。同样的方式在CY8C4147上测试则不会发生此现象,请帮忙分析一下,多谢!
说明1:CP1+,CP1-,片内的比较器±输入端,CP1为片内的比较器输出端,经过外部电路滤波信号(ALM)输入芯片的第2管脚
说明2:芯片第二管脚配置如下图:
1 回复
五月 15, 2019
02:32 AM
Hi Peter,
你是怎么判断误触发的? 你有没有用示波器测一下这个管脚的信号?
是否可以接受在ISR的中断处理函数里面读一下这个管脚的信号是不是低,如果不是低,则直接清中断,不做任何操作。