Jun 28, 2020
08:04 PM
- Mark as New
- Bookmark
- Subscribe
- Mute
- Subscribe to RSS Feed
- Permalink
- Report Inappropriate Content
Jun 28, 2020
08:04 PM
1.power cycle timing
tVR,tVFのMax規定はありますか。
tPDは、VDD(min)以下になるときCS/がHighとなっている規格と思いますが、
この規格を違反した場合、次の電源ON時に正常動作ができないことは考えられますか。
2.VDDが2.0v以下でFRAMはPowerOFFと考えています。
Power OFFからPower ONにするまでの時間に規定はございますか。
(VDDが2.0v以下になってから次にpower ONするまでの時間)
3.入力信号(たとえばSCLK)において、VIHとVIL間の中間電位(0.99V~2.31V)状態で時間の制約はありますか。
Solved! Go to Solution.
1 Solution
Jul 03, 2020
02:44 AM
- Mark as New
- Bookmark
- Subscribe
- Mute
- Subscribe to RSS Feed
- Permalink
- Report Inappropriate Content
Jul 03, 2020
02:44 AM
ご連額遅くなり、申し訳ございません。
下記に回答いたしますので、ご確認ください。
【回答1】
Vddの立ち上がり時と、立下り時のMinimumの時間を規定するものですので、Maxの規定はありません。
また、FRAMは、読出しの動作後に「書き戻し」動作を行いますので、その動作が正常に終了しない可能性があります。
【回答2】
Power Offと言うのは、Vdd=0vの事ですので、2.0vではありません。
3.6v~2.0vの範囲では、FRAMは正常に動作をすると言う意味ですので、Vddが2.0vを下回り、0vになるまでの間のVddレベルでは、FRAMの動作は不定状態となります。
【回答3】
SPIのインターフェースで、通常のマイコンからFRAMへの信号では、そのような中間電位の時間極端に長かったり、逆に短いケースは考え難いと思います。通常通りの使い方であれば問題はありません。
1 Reply