Hi  

I have some question , in the reference design related KIT_2K5W_CCM_TOLL is must ?
just use EVAL_2K5W_CCM_4P_V3 board and KIT_6W_12V_P7_950V board test is ok?

I have a question about the the footprint for this device.  Why is there a copper pad underneath the MOSFET if its topside cooled?

Second question:  Is the copper pad needed, if it is, then can I leave the pad unconnected?  If not needed, can I just remove the copper from my board.

This is for a power supply design.

いつも大変お世話になっております。

IPL60R140CFD7の短絡耐量についてご教示願います。

IGBTには短絡耐量時間がデータシートに記載されておりますが、MOSFETのデータシートには記載されておりません。

短絡耐量時間が記載されていないのは、SOAデータがデータシートに記載されているからと考えれば宜しいでしょうか？

SOAデータ以外に短絡時の時間－電流グラブなどがございましたらご提示頂けませんでしょうか？

以上、よろしくお願いいたします。

the green curve is the Gate drive signal of SIC  AIMW120R035M1H ,how can I  improve the drive waveform

いつもお世話になっております。
ICE3BR2280JZの動作についてご教示願えませんでしょうか？

下記の概略回路で入力電圧のON/OFF試験を行いました。
負荷は約1W程度です。
電圧低下機能はRB01、C1より無効です。

取得した波形の点Aの部分で、ICE3BR2280JZのスイッチング動作が
停止しました。CBulk電圧は約15V程度。
電源を再投入すると、Normal Auto Restart Modeとして立ち上がっているように
思われます。

水色：CBulk電圧
黄緑色：Cvcc電圧
茶色：出力電圧

この動作に関して、数点質問がございます。

1.点Aでスイッチング動作が停止していますが、これはデバイスの仕様になりますでしょうか？
　データシートからはInternal Bias回路は10.5Vまで動作していると読み取れますので、
　スイッチング動作は継続するのではと考えております。

2.測定波形からNormal Auto Restart Modeで立ち上がっているように
　思われますので、VCC Undervoltageが動作したと考えて問題ございませんでしょうか？
　上記、以外の動作が考えられましたらご教示願います。

3.測定波形のVCCが17V～10.5V区間(期間②)の消費電流をご教示願えませんでしょうか？

以上、よろしくお願いいたします。

Could you let me how to calculate the loss of MOSFET used in PFC?

For example, in the case of MOSFETs used in DC/DC, etc., the IDS and VDS of the MOSFET repeat regular switching.

When calculating losses from real waveforms, it is generally necessary to calculate turn-on loss, conduction loss, and turn-off loss.

For an accurate calculation, the total loss could be calculated by dividing the IDS and VDS into linear sections, integrating at each section, calculating the power loss per section, and adding them together.

On the other hand, I think the basic idea is the same for PFC, but in the case of PFC, the input current is controlled to be sinusoidal, so the IDS flowing in the MOSFET also changes every cycle.

In this case, how should the MOSFET loss generally be calculated?

Thanks.

Dear Sir,

We seen the IFX DS of SIC MOSFET have different Vgs spec from different package.

1. can you help us to confirm that following spec? thanks!

IMZA65R027M1H(TO-247)

Vgs.dynamic -5 to +23V@tpulse,negative<15ns, why only negative pulse time in DS?

Vgs.static ?

Vgs.recommended 0 to +18V

IMBG65R030M1H (TO-263)

Vgs.dynamic -7 to +25V@tpulse,positive<1% duty cycle / fs, why only positive pulse time in DS?

Vgs.static ?

Vgs.recommended -2 to +20V, why recommended  Vgs use -2V for MOSFET turn off ?

2. Last question is whether Infineon SIC MOSFET has been changed from trench to  planar structure?

Hi,

I am trying to tune the cascaded PI controller for 3.3kW  PFC.  The cascaded PI controller has outer voltage Loop and a inner current loop. How  should I approach to choose the correct  Kp , Ki values for both Loops for  different load current and for Input RMS voltage  of 200 to 250v.

CASCADED PI CONTROLLER LOOP