Hi, 

Good day.

We are Third party programmer manufacturer.

Our customer is asking the programming requirement for Infineon XC161CJ-16F40FBBFXQMA1.

Could you help to provide the programming guide for this MPN?

Please let me know if we need to sign NDA.

Thank you.

Jack 

Hi,

due to bad parts availability our EMS supplier bought some MCUs MB91F467DB with additional package marking A2C02032800 PB 7.00 from brokers. Unfortunately we are not able to do a firmware download to these devices with our end of line test equipment.
In our series product we are using the MB91F467DA and firmware download ist done by the Fujitsu FR-Flashprogrammer V4.5.3.0 and the internal bootloader of the MCU device.
Howerver it seems that the flash programming tool cannot connect to the internal bootloader of the devices with the additional package marking A2C02032800 PB 7.00.
Is there a chance to reprogramm this devices?

Thanks and best regards,

Michael

ペリフェラルマニュアルのChapter3, clock supervisorのUsage Precautions項目において、下記のような説明があります。

■ Operation after the occurrence of a reset
After the occurrence of a reset triggered by clock failure detection, clock mode returns to high-speed CR.
Do not select the faulty clock again.

なぜfaulty clockを再度選択してはいけないのでしょうか。また、もし選択した場合、どのような問題が発生しますでしょうか。

------------------------------------------------------------------

I would like to ask about clock supervisor in the FM4 peripheral manual.

In "Usage Precautions” section, there is the following explanation.
■ Operation after the occurrence of a reset
After the occurrence of a reset triggered by clock failure detection, clock mode returns to high-speed CR.
Do not select the faulty clock again.

Why should not it select faulty clock again? If I select, what kind of problems will occur?

Thanks,
Tetsuo

FM4(S6E2H)において、ADCのFIFOからSRAM内にDMACを使用してDMA転送させようと検討しています。

下記が前提です。

[ADC]

SW起動で複数ch(合計8ch分)による連続モードで動作(割込みは許可で設定)

[割込みコントローラ]

該当するADC unitのスキャン変換割り込みをDMA要求選択に設定 

[DMAC]

HW,Demand転送にてデータサイズ(ブロック数＝１、転送回数＝８)を設定

転送元はADCのFIFO、転送先はSRAM内の特定アドレス

転送元アドレスは固定値、転送先アドレスはインクリメントで、リロードとする

ブロック数、転送回数もリロードとして繰り返し転送

 [Operation] 

DMACを動作許可状態にして、A/Dコンバータをソフトウェア起動します。

以上の動作の前提において、確認したいことがあります。

※質問が3つあるため、スレッド分割も検討しましたが、前提条件が同一のため申し訳ありませんがここで3つとも質問させてください。分割したほうがよければコメントください。

 ■質問１

1ch目のAD変換が完了するとスキャン変換割り込みが発生しDMA転送が実行されて1ch目のADC値が指定SRAM領域の先頭アドレスに格納されます。その際、2ch目のAD変換が完了するまで、2回目のDMA転送はウエイトとなるのでしょうか？

(DMACは、FIFOのエンプティビットを確認しながら実行されるのでしょうか？)

AD変換時間よりDMA転送のほうが短時間で処理されることが予想されるため、2ch目のAD変換が完了する前に2回目のDMA転送が実行されてしまい、AD変換の無効データが指定SRAM領域内の2番目に格納されることを心配しています。

■質問２

他の優先順位の高いDMA転送が実行されて、上記ADCからSRAMへのDMA転送が一時中断となっている間に、ADCのFIFOに3ch分のAD変換値が格納された状態でDMA転送が再開となった場合も、DMACは、FIFOのエンプティビットを確認しながら既に格納されている3ch分のAD変換値をSRAMに転送し、その後のAD変換値も順に転送される、という認識ですが正しいでしょうか。 

■質問3

上記「質問2」と同様にADCのFIFOに3ch分のAD変換値が格納された状態でDMA転送が再開となったとき、FIFOに格納されているAD変換値が8ch目(最後)のAD変換値と次の1ch目と2ch目のAD変換値だった場合、DMA転送再開後に8ch目(最後)のAD変換値が転送されると、転送要求信号(ADCのスキャン変換割込み要求ビット)がクリアされることになると思います。

このときFIFOにはまだ2ch分のAD変換値が格納されているためADCのスキャン変換割込み要求ビットが再度1(変換結果格納)にセットされて次のブロック転送としてのDMA転送が開始されると考えてよいでしょうか？

DMA転送が停止していまい、FIFOオーバーフローになることを懸念しています。

内容が複雑で質問数も多いですが、よろしくお願いします。

excuse me, xc886clm can replace xc886cm ? i don't need LIN.

the new chip xc886 fist download program is failed, which aspects do i find the problem? thanks!

FM4(S6E2H)でADCを使用しようとしています。

ADC入力とデジタル入出力兼用ポートにPWM出力を割り当てた場合、他のAD入力には影響を及ぼさない(内部で干渉しない)と考えてよいでしょうか。ユーザ側で対策を施す(割り当てる場所を考慮する必要があるなど)必要はありますでしょうか。

よろしくお願いします。

FM4(S6E2H)でADCを使用しようとしています。

State transition time to operation permission(Tstt)というパラメータがありますが、これは何をもって値を設定すればよいでしょうか。ユーザ側の都合で0nsなど限りなく無くす方向に設定しても問題ないでしょうか。

よろしくお願いします。

hello,

is the 16 bit microcontroller CY96F346  still in production?

do you know if it's already foreseen a production shut off?

Thanks Claudio

ciao è possibile leggere e scrivere questo processore mb9df125e ? grazie mille a tutti