Community Translated by MoTa_728816 Version: **
質問1：EZ-PD SDK は CCG4M パートナンバーのサンプルプロジェクトをサポートしていますか？
回答：いいえ。
質問2：EZ-PD SDK を使用して CCG4M プロジェクトをビルドするのにはどのようにしたら良いですか？
回答：EZ-PD SDK に含まれている CCG4 ノートブック プロジェクトを CCG4M パート用に移植してください。
質問3：SDK 3.0.1 の CCG4 ファームウェアをどのように変更すると CCG4M をサポートするようにできますか？
回答：
1. ファームウェアの対象とする CCG4 と CCG4M のパートナンバーとピン配置を特定してください。
CCG4M データシートの ordering information table によると、CCG4M には二種類のパートナンバーがあります。
CYPD4155-96BZXI のプロジェクトを開発するのには EZ-PD SDK の CYPD4126-40LQXIT プロジェクトを使用してください。
CYPD4255-96BZXI のプロジェクトを開発するのには EZ-PD SDK の CYPD4226-40LQXIT プロジェクトを使用してください。
2. ファームウェア プロジェクトの TopDesign.cysch で I2C Master コンポーネントが有効になっていることをご確認ください。
注意：ステップ 3 と 4 については、この KBA に添付されている datamux_ctrl.c をダウンロードして“solution”フォルダにある既存の datamux_ctrl.c と置き換えることも可能です、その場合ステップ 3 と 4 は省略していただけます。
3. CCF4M に内蔵されている USB 3.1 Gen1/DP1.2 Mux の I2C スレーブ アドレスは 0x54 です。
datamux_ctrl.c 内で I2C スレーブ アドレスを設定している関数で 0x10 と 0x11 を 0x54 に変更してください。
static const uint8_t mux_ps8740_address[NO_OF_TYPEC_PORTS] =
{
0x10
#if CCG_PD_DUALPORT_ENABLE ,
0x11
#endif /* CCG_PD_DUALPORT_ENABLE */
};
To:
static const uint8_t mux_ps8740_address[NO_OF_TYPEC_PORTS] =
{
0x54
#if CCG_PD_DUALPORT_ENABLE
0x54
#endif /* CCG_PD_DUALPORT_ENABLE */
};
4. 外部 SS MUX PS8742B に関する定義や関数を全てコメントするか削除してください。
そして datamux_ctrl.c ファイル内のコードの “Parade” の分部を “Pericom” に置き換えてください。
5. (CYPD4155-96BZXIのみ) もしターゲットが 単一の Type-C ポートデザイン、パートナンバー CYPD4155-96BZXI の場合、ステップ 6 に進む前に、以下のように PSoC Creator オプションを使用して、ターゲットのパートナンバーを CYPD4126-40LQXIT に変更してください。
a. プロジェクト名を右クリック後、Device Selector を選択してパートナンバーを CYPD4126-40LQXIT から CYPD4226-40LQXIT に変更します。
図 1. Device Selector を使用して、ターゲットデバイスを変更する。
b. TopDesign.cysch を開いて、Bootloadable コンポーネントを見つけます。bootloader binary を CYPD4126-40LQXIT 用のデフォルトのものから、CYPD4226-40LQXIT 用のものに変更します。
図 2. bootloader バイナリの設定
6. CYPD4155-96BZXI/ CYPD4255-96BZXI デバイスのピン配置が実際のハードウェア設計と合致しているかを確認してください。Design Wide Resoruces (DWR) の回路図を精査して、CCG4の、ピン、クロック、ハードウェアブロックと回路図上の各要素の対応を確認してください。プロジェクトの DWR 設定を確認するために、CYPD4126_notebook.cydwr ファイルを開いてください。
図 3. Pins の画面
図 3 で示されるように、DWR には複数のタブがあります、それぞれ ピン設定、割込み設定、クロックの選択、フラッシュ メモリの保護などに対応しています。DWR への変更はピン設定だけに留めておくことをお勧めします。クロック、割込み、システム、フラッシュなどの設定は変更しないでください。
下記は CYPD4155-96BZXI/ CYPD4255-96BZXI の GPIO ポートとボール配置の対応表です。
名称 | CCG4M ボール配置 | GPIO ポート |
|---|---|---|
GPIO/MUX_CTRL_1_P2 | B7 | P3_7 |
GPIO/MUX_CTRL_2_P2 | B8 | P3_6 |
GPIO/MUX_CTRL_3_P2 | B9 | P3_5 |
HPD_P1/GPIO | K7 | P2_3 |
HPD_P2/GPIO | E10 | P3_4 |
I2C_INT_AR_P1 | F2 | P1_4 |
I2C_INT_AR_P2 | G2 | P1_5 |
I2C_INT_EC | L5 | P2_2 |
I2C_SCL_SCB1_EC | L6 | P0_1 |
I2C_SCL_SCB2_AR/GPIO | E2 | P1_0 |
I2C_SDA_SCB1_EC | K6 | P0_0 |
I2C_SDA_SCB2_AR/GPIO | D2 | P1_3 |
OVP_TRIP_P1/VSEL_2_P1 | K5 | P2_1 |
OVP_TRIP_P2 | L8 | P3_0 |
SCL_3/VCONN_MON_P2/VSEL_1_P2 | L10 | P2_7 |
SCL_4 | F10 | P3_3 |
SDA_3/GPIO | J10 | P2_6 |
SDA_4 | G10 | P3_2 |
SWD_CLK/I2C_CFG_EC | C2 | P1_2 |
SWD_IO/AR_RST# | B2 | P1_1 |
VBUS_C_CTRL_P1 | K4 | P1_7 |
VBUS_C_CTRL_P2 | B5 | P4_1 |
VBUS_DISCHARGE_P1 | K8 | P2_5 |
VBUS_DISCHARGE_P2 | B3 | P4_3 |
VBUS_MON_P1/GPIO | L4 | P2_0 |
VBUS_MON_P2 | B6 | P4_0 |
VBUS_P_CTRL_P1 | K3 | P1_6 |
VBUS_P_CTRL_P2 | B4 | P4_2 |
VCONN_MON_P1/GPIO/VSEL_1_P1 | L7 | P2_4 |
VSEL_2_P2/GPIO | H10 | P3_1 |
7. 変更を全て保存後にプロジェクトを再ビルドしてください。
二つの動作確認済みの CCG4M 用サンプルがこのドキュメントの添付に含まれています。
(ccg4m_example_projects.zip)