Tip / Sign in to post questions, reply, level up, and achieve exciting badges. Know more

QDR®II/II+/DDRII/DDRII+ SRAMsのK/K# Clocksクロックのルーティング – KBA89248 - Community Translated (JA)

QDR®II/II+/DDRII/DDRII+ SRAMsのK/K# Clocksクロックのルーティング – KBA89248 - Community Translated (JA)

ChaitanyaV_61
Employee
Employee
50 questions asked 25 likes received 25 sign-ins

QDR®II/II+/DDRII/DDRII+ SRAMsのK/K# Clocksクロックのルーティング – KBA89248 - Community Translated (JA)

Community Translated by  YoTa_1693656          Version: **

質問:

PCBルーティングの中でK/K#クロックをシングルエンドまたは差動信号として扱う必要がありますか

回答:

K/K#クロックをシングルエンドとして扱い、互いに分離された独立のトレースとしてルーティングをする必要があります。

しかしながら、レシーバー側でこれらクロック間のタイミングの問題とスキューを最小限に抑えることでPCB上のこれら2つのトレースの長さを同じにしなければなりません

それらクロック信号は、正確には差動信号ではなく、疑似差動クロックです。両クロック信号は、互いに180度の位相差があるシングルエンド信号です

他の信号と同様に、VTTへのプルアップ抵抗で終端するべきです。

0 Likes
157 Views
Contributors