QDR®II/II+/DDRII/DDRII+ SRAMsのK/K# Clocksクロックのルーティング – KBA89248 - Community Translated (JA)
Employee
5 22, 2020
06:21 AM
- RSS フィードを購読する
- 新着としてマーク
- 既読としてマーク
- ブックマーク
- 購読
- 印刷用ページ
- 不適切なコンテンツを報告
5 22, 2020
06:21 AM
Community Translated by YoTa_1693656 Version: **
質問:
PCBルーティングの中でK/K#クロックをシングルエンドまたは差動信号として扱う必要がありますか?
回答:
K/K#クロックをシングルエンドとして扱い、互いに分離された独立のトレースとしてルーティングをする必要があります。
しかしながら、レシーバー側でこれらクロック間のタイミングの問題とスキューを最小限に抑えることで、PCB上のこれら2つのトレースの長さを同じにしなければなりません。
それらクロック信号は、正確には差動信号ではなく、疑似差動クロックです。両クロック信号は、互いに180度の位相差があるシングルエンド信号です。
他の信号と同様に、VTTへのプルアップ抵抗で終端するべきです。
この記事を評価: