AURIX™ MCU: メモリ保護メカニズム(Memory protection mechanisms) – KBA234558
- RSS フィードを購読する
- 新着としてマーク
- 既読としてマーク
- ブックマーク
- 購読
- 印刷用ページ
- 不適切なコンテンツを報告
Translated by: NXTY_Tamura
Original KBA: AURIX™ MCU: Memory protection mechanisms – KBA234558
Version:**
質問:
AURIX™は、干渉からの解放を支援するために、さまざまなメモリ保護メカニズムを提供しています。
どのような違いがあり、どのように機能するのでしょうか?
回答: 3つの保護メカニズムがあります。
●アクセス・イネーブル保護(Access enable protection)
○アクセス・イネーブル保護は、バス上のマスタが持っているマスタタグIDを使用して
周辺からのアクセスをフィルタリングします。
(以下のユーザー・マニュアルの「On Chip Bus Master TAG Assignments」を参照:)
TC2xx: AURIX™ TC29x B-Step 32-Bit Single-Chip Microcontroller User's manual
TC3xx: AURIX™ TC3xx User's manual
●バスメモリ保護ユニット(MPU(Memory Protection Unit))
○バスMPUは、バス経由でCPUのSRAMに入ってくるアクセスがあった場合に、
そのアクセスを保護するためのユニットです。
その仕組みは、アクセス・イネーブル保護と同様です
(ユーザ・マニュアルの「バスMPU」のセクションを参照)。
●CPU MPU
○CPU MPUでは、アドレス・レンジをフィルタリングすることができます。
この場合、アドレス範囲はメモリ・ウィンドウのように設定でき、
完備なアドレス範囲内でフィルタリングを行うことができます。
CPUから出ていくアクセスのみがフィルタリングされます
(TriCore™ TC1.6.2コア・アーキテクチャ・マニュアル(第1巻)
「Memory Protection System」のセクションを参照)。
注意: このKBAは以下のAURIX™ MCUシリーズに適用されます。:
・AURIX™ TC2xx series
・AURIX™ TC3xx series