Translated by: NXTY_Mori
Original KBA: AURIX™ MCU: Time taken to access data from memory – KBA235097
Version: **
ユーザー・マニュアルには、"On Chip Bus Access Times"(AURIX™ TC2xx デバイスに関連) および "Resource Access Times" (AURIX™ TC3xx デバイスに関連) の章があり、複数のメモリー位置の CPU クロック・サイクルでのアクセス時間を示しています。
これらの CPU アクセス クロック サイクルは理想的なケースを表しており、アービトレーションのためにバス上で複数のアクセスが並行して行われるアプリケーションでは非常に大きくなる可能性があります。
表1は、コードがどこにあり、どこに配置できるかのヒントを示しています。 これは、アプリケーションのユース ケースによって異なります。
表 1 TC27x の CPU クロック サイクルでの CPU アクセス レイテンシ (表は TC27x の例の一部です)
| CPU アクセスモード |
CPUクロックサイクル |
自身のデータ スクラッチ パッド RAM (DSPR) への
データ読み取りアクセス |
0 |
| 自身の DSPR へのデータ書き込みアクセス |
0 |
| 自分または別のプログラム スクラッチ パッド RAM (PSPR) へのデータ読み取りアクセス |
5 |
| 自身または他の PSPR へのデータ書き込みアクセス |
0 |
| 他の DSPR へのデータ読み取りアクセス |
5 |
| 他の DSPR へのデータ書き込みアクセス |
0 |
詳細については、ユーザーズ マニュアルの次のセクションを参照してください。
・AURIX™ TC2xx デバイス: “On-Chip System Buses and Bus Bridges”
・AURIX™ TC3xx デバイス: “On-Chip System Connectivity {and Bridges}”
注 : この KBA は、次の一連の AURIX™ MCU に適用されます。
・AURIX™ TC2xx シリーズ
・AURIX™ TC3xx シリーズ
