Tip / Sign in to post questions, reply, level up, and achieve exciting badges. Know more

非同期SRAMのデータピンとアドレスピンの制約と互換性について - Community Translated (JA)

非同期SRAMのデータピンとアドレスピンの制約と互換性について - Community Translated (JA)

ChaitanyaV_61
Employee
Employee
50 questions asked 25 likes received 25 sign-ins

非同期SRAMのデータピンとアドレスピンの制約と互換性について - Community Translated (JA)

Community Translated by KaKi_1384211         Version: **

Translation - English:  Constraints and Interchangeability of Data and Address pins in Async SRAMs

【質問】

Cypress非同期SRAMのアドレスピンは入れ替えできますか?

また、Cypress非同期SRAMのデータピンは入れ替えできますか?

【回答】

非同期SRAMではアドレスピン(Ax) と任意のビット順序で割り当てることができます。

例えば、CPUA15SRAMA0CPUA10SRAMA1に接続することもできます。

従って、アドレスの割り当てはレイアウトやその他のボードレベルでの制約に応じて実施することができます。

データシートで特に指定されていない限り、SRAMの内部アドレッシングの観点から制限はありません。

同様にデータラインは特定のバイト内で任意の順序で割り当てることができます。

例えば、CPUD0SRAMD4に、CPUD1SRAMD6に接続できます。

但し、バイトレベルのアクセスが行われる場合、データビットの割り当てはバイト境界を越えて割り当てることはできません。

例えば、SRAMの下位ビットのデータラインに接続されたCPUの上位ビットのデータはバイト固有の(下位バイト、または上位バイト)

アクセスを実行すると期待通りの動作をしない可能性があります。そのような個別のバイトレベルのアクセスが行われない場合、

割り当てはバイト境界を越えて拡張することもできます。

0 Likes
71 Views
Contributors