ダミーリードサイクルについて – KBA89262 - Community Translated (JA)
Employee
7 03, 2020
03:13 AM
- RSS フィードを購読する
- 新着としてマーク
- 既読としてマーク
- ブックマーク
- 購読
- 印刷用ページ
- 不適切なコンテンツを報告
7 03, 2020
03:13 AM
Community Translated by YoTa_1693656 Version: **
Translation - English: Dummy Read Cycle – KBA89262
質問:
同期SRAMにてダミーリードサイクルの重要性を教えて下さい。
回答:
バスの競合を回避するため、リードサイクルからライトサイクルへの遷移中にダミーリードサイクルが使用されます。
リードサイクルでは、データラインはSRAMによって駆動されます。一方でライトサイクルでは、データラインはトライステートにする必要があり、外部から駆動されます。
もし適切なタイミングにてデータラインがハイインピーダンス状態になった後でデータ信号を受信できれば、そのデバイスは正しく動作します。しかしもし適切なタイミングが満たされない場合、バスの競合が発生する可能性があります。
安全に動作させるため、リードサイクルとライトサイクルの間に、ダミーリードサイクルを導入できます。
ダミーリードサイクルの間、データラインはハイインピーダンス状態になります。その次のサイクルで、データラインに書き込みデータが供給されるでしょう。
この記事を評価: