Community Translations - SEMPER™ NOR flash: Timing specifications for power-on reset (POR) - KBA235135

Tip / Sign in to post questions, reply, level up, and achieve exciting badges. Know more

cross mob
keni_4440091
Level 7
Level 7
500 replies posted 100 solutions authored 50 solutions authored

Dear Supporter

I want to translate the following KBA. Please confirm to my work.

SEMPER™ NOR flash: Timing specifications for power-on reset (POR) - KBA235135

Regards,

Nino

0 Likes
1 Solution

Dear Mohammed

The following shows the translation version of the targeted KBA.

Please confirm and double check.

Regards,

Nino

-------------------------------------------------------------------------------------------------------------

SEMPER™ NOR フラッシュ: パワーオンリセット(POR)のタイミング仕様 – KBA235135

 

Version: **

 

以下は、VCC立上り時にRESET#信号がLOWに保持される場合、PORに対して考慮されるタイミング仕様です:

 

  • RESET# HIGHからCS# LOWまでの期間(tRS)

RESET#が、VCC立上り期間およびtPU(読出し動作のためのVCCmin )の期間にLOWを保持する場合は、CS#は、tRS 期間の終わりまでHIGHを保持する必要があります。1を参照してください

 

 

keni_4440091_2-1650525889735.png

 

1RESET# HIGHからCS# LOWtRS

 

  • RESET# LOWからCS# LOWtRH)までの期間

tPU期間(特に立上り期間)後のRESET#のパルス信号、またはグリッチは、ハードウェアリセットをトリガする場合があります。その場合、CS#は、tRH期間の終わりまでHIGHを保持する必要があります。2を参照ください。

 

 

keni_4440091_3-1650525926283.png

 

2RESET# LOWからCS# LOWtRH

 

SEMPER™ NOR flashファミリは、tRSに比べて長いtRHを定義します。したがって、RESET#の立上り以前またはその期間にハードウェアリセットが施され、ホストがtRS期間の終わりにフラッシュをアクセスする場合、フラッシュはハードウェアリセットプロセスの状態のままで、返信できず、システムブート障害などの問題を引き起こす可能性があります。

 

注: RESET#信号のグリッジによって発生する重大だが断続的な問題を回避するためには、RESET#信号の完全性を確認するか、かつ/または安全のためにRESET#がHIGHに戻った後にtRH 遅延を挿入します。

 

Labels    Other

Tags:  hl-t  hs-t  nor flash  Power -Up  power cycle  signal integrity  timing  Add tags

View solution in original post

0 Likes
3 Replies
IFX_Publisher1
Community Manager
Community Manager
Community Manager
250 sign-ins First comment on KBA 250 replies posted

Hi Nino san,

Confirm to work on this KBA.

Thanks,
Mohammed

0 Likes

Dear Mohammed

The following shows the translation version of the targeted KBA.

Please confirm and double check.

Regards,

Nino

-------------------------------------------------------------------------------------------------------------

SEMPER™ NOR フラッシュ: パワーオンリセット(POR)のタイミング仕様 – KBA235135

 

Version: **

 

以下は、VCC立上り時にRESET#信号がLOWに保持される場合、PORに対して考慮されるタイミング仕様です:

 

  • RESET# HIGHからCS# LOWまでの期間(tRS)

RESET#が、VCC立上り期間およびtPU(読出し動作のためのVCCmin )の期間にLOWを保持する場合は、CS#は、tRS 期間の終わりまでHIGHを保持する必要があります。1を参照してください

 

 

keni_4440091_2-1650525889735.png

 

1RESET# HIGHからCS# LOWtRS

 

  • RESET# LOWからCS# LOWtRH)までの期間

tPU期間(特に立上り期間)後のRESET#のパルス信号、またはグリッチは、ハードウェアリセットをトリガする場合があります。その場合、CS#は、tRH期間の終わりまでHIGHを保持する必要があります。2を参照ください。

 

 

keni_4440091_3-1650525926283.png

 

2RESET# LOWからCS# LOWtRH

 

SEMPER™ NOR flashファミリは、tRSに比べて長いtRHを定義します。したがって、RESET#の立上り以前またはその期間にハードウェアリセットが施され、ホストがtRS期間の終わりにフラッシュをアクセスする場合、フラッシュはハードウェアリセットプロセスの状態のままで、返信できず、システムブート障害などの問題を引き起こす可能性があります。

 

注: RESET#信号のグリッジによって発生する重大だが断続的な問題を回避するためには、RESET#信号の完全性を確認するか、かつ/または安全のためにRESET#がHIGHに戻った後にtRH 遅延を挿入します。

 

Labels    Other

Tags:  hl-t  hs-t  nor flash  Power -Up  power cycle  signal integrity  timing  Add tags

0 Likes
IFX_Publisher1
Community Manager
Community Manager
Community Manager
250 sign-ins First comment on KBA 250 replies posted

Hi, Nino san,

Confirm to receive this KBA.

Thank you for your contribution.

Thanks,
Mohammed

0 Likes