Dear Supporter
I want to translate the following KBA. Please confirm to my work.
AURIX™ MCU: Configure memory protection register sets in the CPU – KBA235224
Regards,
Nino
Solved! Go to Solution.
Dear Bindu
The following shows the translation version of the targeted KBA.
Please confirm and double check.
Regards,
Nino
-----------------------------------------------------------------------------------------------------------------
Version: **
各CPUでは、ユーザーはそれぞれのメモリ保護レジスタセットを構成でき、コードやデータのメモリ範囲、および許可を指定できます。
これらの手順に従ってメモリ保護レジスタセットを構成してください:
DPR_L=範囲0の下限アドレス
DPR0_U=範囲0の上限アドレス
…
DPR_L=範囲15の下限アドレス
DPR0_U=範囲15の上限アドレス
注: 保護レジスタセットの初期化は、PROTEN設定前に実行する必要があります。
CPUプログラムステータスワードレジスタのPSW.PRSビットフィールドは、現在の保護レジスタセット番号を決定します。
詳細は、TriCore™ TC1.6.2コアアーキテクチャマニュアル(Volume 1)の「メモリ保護システム」の章を参照してください。
注:
このKBAはAURIX™ MCUの以下のシリーズに適用されます:
Labels AURIX KBA
Hi Nino san
Confirm to work on this KBA.
Thanks,
Bindu.
Dear Bindu
The following shows the translation version of the targeted KBA.
Please confirm and double check.
Regards,
Nino
-----------------------------------------------------------------------------------------------------------------
Version: **
各CPUでは、ユーザーはそれぞれのメモリ保護レジスタセットを構成でき、コードやデータのメモリ範囲、および許可を指定できます。
これらの手順に従ってメモリ保護レジスタセットを構成してください:
DPR_L=範囲0の下限アドレス
DPR0_U=範囲0の上限アドレス
…
DPR_L=範囲15の下限アドレス
DPR0_U=範囲15の上限アドレス
注: 保護レジスタセットの初期化は、PROTEN設定前に実行する必要があります。
CPUプログラムステータスワードレジスタのPSW.PRSビットフィールドは、現在の保護レジスタセット番号を決定します。
詳細は、TriCore™ TC1.6.2コアアーキテクチャマニュアル(Volume 1)の「メモリ保護システム」の章を参照してください。
注:
このKBAはAURIX™ MCUの以下のシリーズに適用されます:
Labels AURIX KBA
Hi Nino san
Confirm to receive this KBA.
Thank you for your contribution.
Thanks,
Mohammed.