Dear Jenna
The following shows the translated version in Japanese for targeted KBA.
Please conform and double check.
Regards,
Nino.
---------------------------------------------------------------------------------------------------------
インフィニオンNOR flashのVerilog/VHDLモデルシミュレーションはどのようにして実装しますか？ - KBA234316
Version: **
インフィニオンNOR flashデバイスのVerilog/VHDLモデルは、ここでダウンロードできます。ファイルをダウンロードした後、モデルを実装するためにフォルダ内のモデルマニュアルを参照してください。以下の手順を実行します：
- フォルダ内で利用可能な必要なファイルを確認してください
- VHDL model： モデルファイルmodel.vhdは、モデルディレクトリにあります。これはgen_utils.vhdとconversions.vhdというファイルで定義されている一連の関数に依存しています。これら3つのファイルは、ビヘイビアVHDLシミュレーション用の最小セットのファイルで構成されます。
- Verilog model： モデルファイルmodel.vは、モデルディレクトリにあります。他のファイルに依存せず、ビヘイビアVerilogシミュレーションでそのまま実行できます。
2. ビヘイビアシミュレーションのプリ∸ロードflashモデル
- モデルの各インスタンスは、シミュレーションを簡素化するためにプリ∸ロードできます。
- シミュレーションは、以前にプログラムされたflashメモリのように起動し、特定のモードでシミュレーションに入り、特定のデータを含みます。
- プリ∸ロード機能は、2つの属性で制御されます。
- UserPreload
- preload_file_name(s)
- これらの属性は、トップレベルのネットリストでモデルの各インスタンス化に割り当てる必要があります。
3. プリ∸ロードフィルの書き込み
- テストベンチプロセスは、メモリアレイ、CFIフィールド、および保護ビットにデフォルトの値をロードします。
- 値は、テストベンチでモデルインスタンス化のためにプリ∸ロードファイルを定義することにより上書きできます。
- mem_file_name: データをメモリアレイにロード
- prot_file_name: 保護されたセクターを表示
- Secsi_file_name: 安全なシリコンセクターをロード（可能であれば）
4．モデルファイルをコンパイル：
- VHDL： 以下のファイルは、適切なライブラリにコンパイルされる必要があります
- conversions.vhd: ライブラリFMFにコンパイル
- gen_utils.vhd: ライブラリFMFにコンパイル
- model.vhd: ライブラリワークにコンパイル
- Verilog： model.vはそのままコンパイルできます。
5．モデルファイルをシミュレーション
- 基本的なシミュレーションでは、コンパイルで使用されるファイル以外のファイルは必要ありません。
- タイミングシミュレーションを実行するには、タイミング情報がSDFファイルとして提供される必要があります。
- 一部のモデルは、正しいシミュレーションのためにSDFファイルの使用が求められます。シミュレーションベンダーによって提供される指示に従ってシミュレーションのためのSDFファイルに注釈を付けます。
6．SDFを生成
SDFフィルを生成する2つの方法があります。
方法1： FTMファイルで求められる速度グレード（つまり、OPN）でセクションを選択します。このセクションをコピーし、シミュレーション全体の最終SDFファイルの中にペーストします。
方法2： VHDLのみのシミュレーションでは、FTMファイルがシミュレーション環境全体の各コンポーネントに存在する場合、グローバルSDFファイルは自動的に生成できます。ユーティリティディレクトリで提供されるPerlスクリプトを実行する事により、グローバルSDFファイルが生成できます。Perlスクリプトは、以下を入力する事により実行されます：
perl mk_sdf_204.pl top_level.vhd // Unix 環境
シミュレーションの実行が難しい場合、以下の点を確認してください：
- 当社のWebサイトからダウンロードした最新のモデルを使用している事を確認してください。インフィニオンNOR flash Verilogモデルはここから利用できます。
- SDFファイルは、シミュレーションのために使用されます。
Labels Memory: NOR Flash
Tags: fl-k fl-l fl-p fl-s fpga Models nor simulation model Verilog model vhdl model
Add tags
