- Mark as New
- Bookmark
- Subscribe
- Mute
- Subscribe to RSS Feed
- Permalink
- Report Inappropriate Content
Hi,
I would like to translate KBA222700 into Japanese.
Please confirm to my work.
Thanks,
Kenshow
- Mark as New
- Bookmark
- Subscribe
- Mute
- Subscribe to RSS Feed
- Permalink
- Report Inappropriate Content
Hi, Kenshow-san
Confirm to work this KBA.
Thanks
Jenna
- Mark as New
- Bookmark
- Subscribe
- Mute
- Subscribe to RSS Feed
- Permalink
- Report Inappropriate Content
Hi Jenna-san,
Japanese translation was over.
Please check below.
Original KBA:
FX3 + FPGA + HelionVision ISP-Based Industrial Camera Reference Design – KBA222700
Thanks.
==============================
タイトル: FX3 + FPGA + HelionVision ISPベースの産業用カメラのリファレンスデザイン – KBA222700
バージョン:**
サイプレスは、FX3およびLattice社の ECP5 FPGAとHelionVision ISP IP を使用する産業用カメラアプリケーションのリファレンスデザインを提供します。この記事では、この産業用カメラシステムのリファレンスデザインのアーキテクチャ、機能、デザインの詳細について説明します。このリファレンスデザインは、FX 3とLattice社のECP5 FPGAを組み合わせた実装を示し、イメージセンサーとUSBホストシステムをインターフェイスさせます。
HelionVision ISP IPは、ECP5 FPGAに実装され、パラレル/ LVDSイメージセンサーをインターフェイスし、イメージデータを処理し、FX3のGPIF-IIインターフェイスを介してストリーミングします。次のブロック図は、カメラインターフェイスをサポートするHelionVision ISP IPを備えたFX3 + ECP5 FPGAの高レベル設計の概要を示しています。
図1:システムブロック図
ハードウェアの詳細
ハードウェアは、FX3を備えたメインボードと、イメージセンサーボードを接続するためのインターフェイスコネクタを備えたECP5 FPGAで構成されています。この記事には、リファレンスデザインの回路図とボードファイルが添付されています。メインボードは、Sony IMX-236-HDR-60ヘッドボード1080p(3.1MP)イメージセンサーボードと、M12ホルダーを使用してSunexレンズ(部品番号:Sunex PN DSL945)に接続してテストされています。ハードウェアのメインボードには、ホストシステムに接続するためのUSB Type-Cコネクタがあります。起動オプションは、外部SPIフラッシュまたはUSBブートローダーから起動できるスイッチを使用して制御できます。FX3とFPGAファームウェアをマージして、外部SPIフラッシュに保存できます。
ファームウェア開発
サイプレスは、1080p @ 30fpsおよび720p @ 30fpsビデオ解像度と標準UVCビデオコントロールを備えたFX3に実装されたUSBビデオクラス(UVC)フレームワークを使用して、リファレンスデザインのハードウェア機能をテストしました。Sony IMX 236イメージセンサーを備えたプロトタイプシステムは、HelionVisionによって開発されたECP5 FPGAコードとFX3で実行されるUVCファームウェアを使用してテストされます。リファレンスデザインのFX3ファームウェアは、アプリケーションノートAN75779 – USBビデオクラス(UVC)フレームワークでEZ-USB FX3を使用してイメージセンサーインターフェイスを実装する方法で説明されているUVCアーキテクチャを使用します。GPIF IIインターフェイス設定は、アプリケーションノートAN65974- Designing with theEZ-USB®FX3™Slave FIFO Interfaceで説明されているスレーブFIFOインターフェイスに基づいて構成できます。 FPGAとFX3のインターフェイスについては、AN65974のスレーブFIFO書き込み操作のセクションを参照してください。 FX3は、ECP5 FPGAから利用可能な標準のスレーブFIFO制御信号を使用して、FX3内に存在するDMAチャネルを介してホストシステムにコミットできる内部FIFOバッファの書き込みアクセスを提供します。
注:サイプレスは、ユーザーがFX3ファームウェアを開発して追加機能をサポートするのに役立ちます。プロトタイプをテストするための追加のボードファイル、FX3ファームウェア、およびFPGAファイルについては、サイプレステクニカルサポートにお問い合わせください。
==============================
23-June-2020