Tip / Sign in to post questions, reply, level up, and achieve exciting badges. Know more

AURIX™ MCU: Time taken to access data from memory – KBA235097

NXTY_Mori
Level 4
Level 4
5 solutions authored 5 questions asked 25 sign-ins

Hi, 

I want to translate the following KBA235097 into Japanese, please confirm to my work.
URL:https://community.infineon.com/t5/Knowledge-Base-Articles/AURIX-MCU-Time-taken-to-access-data-from-m...

Best Regards,

Kazutoshi Mori

0 Likes
1 Solution
NXTY_Mori
Level 4
Level 4
5 solutions authored 5 questions asked 25 sign-ins

表題 : AURIX™ MCU: メモリからデータにアクセスするのにかかる時間 – KBA235097

Version: **

ユーザー・マニュアルには、"On Chip Bus Access Times"(AURIX™ TC2xx デバイスに関連) および "Resource Access Times" (AURIX™ TC3xx デバイスに関連) の章があり、複数のメモリー位置の CPU クロック・サイクルでのアクセス時間を示しています。

これらの CPU アクセス クロック サイクルは理想的なケースを表しており、アービトレーションのためにバス上で複数のアクセスが並行して行われるアプリケーションでは非常に大きくなる可能性があります。

表1は、コードがどこにあり、どこに配置できるかのヒントを示しています。 これは、アプリケーションのユース ケースによって異なります。

表 1 TC27x の CPU クロック サイクルでの CPU アクセス レイテンシ (表は TC27x の例の一部です)

CPU アクセスモード CPUクロックサイクル
自身のデータ スクラッチ パッド RAM (DSPR) への
データ読み取りアクセス
0
自身の DSPR へのデータ書き込みアクセス 0
自分または別のプログラム スクラッチ パッド RAM (PSPR) へのデータ読み取りアクセス 5
自身または他の PSPR へのデータ書き込みアクセス 0
他の DSPR へのデータ読み取りアクセス 5
他の DSPR へのデータ書き込みアクセス 0

 

詳細については、ユーザーズ マニュアルの次のセクションを参照してください。
・AURIX™ TC2xx デバイス: “On-Chip System Buses and Bus Bridges”
・AURIX™ TC3xx デバイス: “On-Chip System Connectivity {and Bridges}”

注 : この KBA は、次の一連の AURIX™ MCU に適用されます。
・AURIX™ TC2xx シリーズ
・AURIX™ TC3xx シリーズ

View solution in original post

0 Likes
3 Replies
IFX_Publisher2
Community Manager
Community Manager
Community Manager
10 likes received 500 replies posted 100 sign-ins

Hi Kazutoshi Mori san,

Confirm to work on this KBA,

Thanks,
Bindu

0 Likes
NXTY_Mori
Level 4
Level 4
5 solutions authored 5 questions asked 25 sign-ins

表題 : AURIX™ MCU: メモリからデータにアクセスするのにかかる時間 – KBA235097

Version: **

ユーザー・マニュアルには、"On Chip Bus Access Times"(AURIX™ TC2xx デバイスに関連) および "Resource Access Times" (AURIX™ TC3xx デバイスに関連) の章があり、複数のメモリー位置の CPU クロック・サイクルでのアクセス時間を示しています。

これらの CPU アクセス クロック サイクルは理想的なケースを表しており、アービトレーションのためにバス上で複数のアクセスが並行して行われるアプリケーションでは非常に大きくなる可能性があります。

表1は、コードがどこにあり、どこに配置できるかのヒントを示しています。 これは、アプリケーションのユース ケースによって異なります。

表 1 TC27x の CPU クロック サイクルでの CPU アクセス レイテンシ (表は TC27x の例の一部です)

CPU アクセスモード CPUクロックサイクル
自身のデータ スクラッチ パッド RAM (DSPR) への
データ読み取りアクセス
0
自身の DSPR へのデータ書き込みアクセス 0
自分または別のプログラム スクラッチ パッド RAM (PSPR) へのデータ読み取りアクセス 5
自身または他の PSPR へのデータ書き込みアクセス 0
他の DSPR へのデータ読み取りアクセス 5
他の DSPR へのデータ書き込みアクセス 0

 

詳細については、ユーザーズ マニュアルの次のセクションを参照してください。
・AURIX™ TC2xx デバイス: “On-Chip System Buses and Bus Bridges”
・AURIX™ TC3xx デバイス: “On-Chip System Connectivity {and Bridges}”

注 : この KBA は、次の一連の AURIX™ MCU に適用されます。
・AURIX™ TC2xx シリーズ
・AURIX™ TC3xx シリーズ

0 Likes
IFX_Publisher2
Community Manager
Community Manager
Community Manager
10 likes received 500 replies posted 100 sign-ins

Hi,Kazutoshi Mori-san

Confirm to receive this KBA. 

Thanks,
Bindu

0 Likes