Tip / Sign in to post questions, reply, level up, and achieve exciting badges. Know more

CAPSENSE™ & MagSense Forum Discussions

JuIn_1625121
Level 5
100 sign-ins First solution authored 100 replies posted
Level 5

いつもお世話になっております。

 

Capsense_Configration.hの下記変数の値の変化要因は何になるでしょうか?

CapSense_CSD_GAIN

Capsense_ADC_GAIN

Capsense_ADC_IDAC_DEFAULT

 

なお、顧客プロジェクト(ICはCY8C4024LQI-S411)上では主だったところで

Sense clock frequency

Finger Threshold

・VDD(Design wide Resourceのsystem上)

を変えたところ、上記の3変数(およびCapSense_CSD_VREF_MV、Capsense_ADC_VREF_MV)が変わっているとの事です。

 

以上、ご教示いただきたく、よろしくお願いいたします。

0 Likes
1 Solution
RyanZhao
Moderator
Moderator 100 sign-ins 100 likes received First comment on KBA
Moderator

JuIn_1625121さん

返事が遅くなり申し訳ありません。

 

CapSense_CSD_GAIN:CapSense CSD(通常のSensor Scan)のVref生成用の抵抗ストリングタップを指定する。

例:CapSense_CSD_GAIN (13Lu) => CapSense CSD Vref  = 2.7429V

 

Capsense_ADC_GAIN:CapSense ADCのVref生成用の抵抗ストリングタップを指定する。

例:CapSense_Test_ADC_GAIN (9Lu) => CapSense ADC Vref  = 3.84V

 

Capsense_ADC_IDAC_DEFAULT:CapSense ADCのIDACを指定する。

例:CapSense_ADC_IDAC_DEFAULT (27u) => CapSense ADC IDAC = 27u x IDAC_Gain

 

デフォルトの場合は、.cydwr->System->VDDAの設定により、CapSense_CSD_GAIN/Capsense_ADC_GAIN/Capsense_ADC_IDAC_DEFAULTの値が変更されます。

Vref/ADC IDACについてのルールは、以下の通りでございます

CapSense CSD Sensor:

the reference voltage value (VREF) depends on VDDA settings in :
VDDA < 2.6V: VREF = 1.2V
2.6V <= VDDA < 3.2V: VREF = 1.4769V
3.2V <= VDDA < 4.7V: VREF = 2.0211V
VDDA >= 4.7V: VREF = 2.7429V

CapSense ADC:

the reference voltage (VREF) depends on VDDA:
VDDA < 2.733V: VREF = 1.2V
2.733V <= VDDA < 4.5V: VREF = 2.133V
VDDA >= 4.5V: VREF = 3.84V

CapSense ADC IDAC: Internal Calibration.  IDAC_Gain: 2400nA (default)

 

Sense clock frequency、Finger Thresholdの設定変更による上記の各変数への影響が無いと思います。

VDDDの設定変更による、各変数への影響もございませんが、一般に、VDDDの設定を変更すると、VDDAの設定も変更されます。したがって、各変数の値が変わっております。

以上、宜しくお願い致します。

Best Regards,

Ryan

 

 

View solution in original post

0 Likes
2 Replies
RyanZhao
Moderator
Moderator 100 sign-ins 100 likes received First comment on KBA
Moderator

JuIn_1625121さん

返事が遅くなり申し訳ありません。

 

CapSense_CSD_GAIN:CapSense CSD(通常のSensor Scan)のVref生成用の抵抗ストリングタップを指定する。

例:CapSense_CSD_GAIN (13Lu) => CapSense CSD Vref  = 2.7429V

 

Capsense_ADC_GAIN:CapSense ADCのVref生成用の抵抗ストリングタップを指定する。

例:CapSense_Test_ADC_GAIN (9Lu) => CapSense ADC Vref  = 3.84V

 

Capsense_ADC_IDAC_DEFAULT:CapSense ADCのIDACを指定する。

例:CapSense_ADC_IDAC_DEFAULT (27u) => CapSense ADC IDAC = 27u x IDAC_Gain

 

デフォルトの場合は、.cydwr->System->VDDAの設定により、CapSense_CSD_GAIN/Capsense_ADC_GAIN/Capsense_ADC_IDAC_DEFAULTの値が変更されます。

Vref/ADC IDACについてのルールは、以下の通りでございます

CapSense CSD Sensor:

the reference voltage value (VREF) depends on VDDA settings in :
VDDA < 2.6V: VREF = 1.2V
2.6V <= VDDA < 3.2V: VREF = 1.4769V
3.2V <= VDDA < 4.7V: VREF = 2.0211V
VDDA >= 4.7V: VREF = 2.7429V

CapSense ADC:

the reference voltage (VREF) depends on VDDA:
VDDA < 2.733V: VREF = 1.2V
2.733V <= VDDA < 4.5V: VREF = 2.133V
VDDA >= 4.5V: VREF = 3.84V

CapSense ADC IDAC: Internal Calibration.  IDAC_Gain: 2400nA (default)

 

Sense clock frequency、Finger Thresholdの設定変更による上記の各変数への影響が無いと思います。

VDDDの設定変更による、各変数への影響もございませんが、一般に、VDDDの設定を変更すると、VDDAの設定も変更されます。したがって、各変数の値が変わっております。

以上、宜しくお願い致します。

Best Regards,

Ryan

 

 

0 Likes
JuIn_1625121
Level 5
100 sign-ins First solution authored 100 replies posted
Level 5

Ryan様

 

お世話になっております。

 

結局のところ、プロジェクトを確認していただいたところ、

VDDは5Vと3.3Vと差があり、Sense clock frequencyは違い無し、というところでした。

 

頂いた回答の通り、VDD(A)の設定で変数が変わる旨、承知いたしました。

ありがとうございました。

0 Likes