當所有 sram 的 mbist 平行測試不完成時,mcu 進入陷阱

Tip / 登入 to post questions, reply, level up, and achieve exciting badges. Know more

cross mob
Translation_Bot
Community Manager
Community Manager
Community Manager

嗨,我在調試 mbist 時遇到了問題。詳細背景如下:

1.我根據芯片手冊將不同的 SRAM 分為 4 個群組。

2. 通道 0 為處理器/處理器 1 數據記憶體,分組 1 為處理器 0/CPU1 DMEM1,分組 2 為處理器 0/CPU1 PMEM,分組 3 是處理器 0/CPU1 DTAG 和處理器 0/CPU1 PTAG

三.mbist 的測試邏輯符合芯片手冊的要求。但是,當我通過 3 次測試評論了 gang1 並僅運行 gang0 測試時出現問題。通過 WinIDEA 調試,發現在 gang0 的 mbist 測試完成並啟用 dcache 後,在恢復 OS 中斷時,mcu 進入陷阱。但是,當我消除 dcache 時,mcu 是正常的。

因此,我感到困惑,為什麼可行的 dcache 可以使 mcu 正常。是因為 Dtag 的 MBIST 沒有測試嗎?還是因為儘管 dcache 已啟用,但 dcache 無法正常工作?

smartconx_target@Q!w2e3r4t5y6u7i8o9p0||/t5/AURIX/mcu-enter-a-trap-when-mbist-parallel-testing-is-incomplete-for-all-srams/td-p/643473

1 解決方案
Translation_Bot
Community Manager
Community Manager
Community Manager

是的,我也這麼認為。 謝謝

smartconx_target@Q!w2e3r4t5y6u7i8o9p0||/t5/AURIX/mcu-enter-a-trap-when-mbist-parallel-testing-is-incomplete-for-all-srams/m-p/645832

在原始文章中檢視解決方案

0
9 回應
Translation_Bot
Community Manager
Community Manager
Community Manager

嗨艾倫,你在這個項目上測試過了嗎?https://github.com/Infineon/AURIX_code_examples/blob/master/code_examples/MTU_MBIST_1_KIT_TC397_TFT/...

smartconx_target@Q!w2e3r4t5y6u7i8o9p0||/t5/AURIX/mcu-enter-a-trap-when-mbist-parallel-testing-is-incomplete-for-all-srams/m-p/645307

0
Translation_Bot
Community Manager
Community Manager
Community Manager

嗨,我只在本地測試了它。

我今天發現了一個新的發現我在芯片手冊中找到一段落:

AllenZhu_0-1700640591288.png

當我在 gang0 中本地測試 CPU0_DMEM 時,我只為 dspr 啟用 ssh 測試模式。 所以我猜這是啟用 DCACHE 後問題的原因。 因此,在這個基礎上,我啟用了 DTAG 的 ssh 測試模式。 請注意,已啟用測試模式,而不是 DTAG 的 mbist 測試。 因此,啟用 DCACHE 後,一切都會正常運行。

那麼,芯片手冊中的這個描述真的意味著什麼? 我只是以為它想告訴我在啟用 DCACHE 之前確保 DSPR/DCCACHE/DTAG 的 ssh 測試模式已禁用。 我是否意識到當 DSPR/DCACHE 處於 ssh 測試模式時,我也需要將 DTAG 設置為 ssh 測試模式?

 

 

smartconx_target@Q!w2e3r4t5y6u7i8o9p0||/t5/AURIX/mcu-enter-a-trap-when-mbist-parallel-testing-is-incomplete-for-all-srams/m-p/645331

0
Translation_Bot
Community Manager
Community Manager
Community Manager

嗨艾倫,如果您禁用了 DCACHE,正常嗎? 您可以禁用 DCACHE 嗎?

smartconx_target@Q!w2e3r4t5y6u7i8o9p0||/t5/AURIX/mcu-enter-a-trap-when-mbist-parallel-testing-is-incomplete-for-all-srams/m-p/645366

0
Translation_Bot
Community Manager
Community Manager
Community Manager

我可以禁用 DCACHE。 在我禁用 DCACHE 後,它正常工作。

但是我認為這不對,我無法通過禁用 DCACHE 來解決它。 因為當我通過 GANG4 為所有 SRAM GANG0 運行 MBIST 測試時,啟用 DCACHE 時,mcu 工作正常。

smartconx_target@Q!w2e3r4t5y6u7i8o9p0||/t5/AURIX/mcu-enter-a-trap-when-mbist-parallel-testing-is-incomplete-for-all-srams/m-p/645373

0
Translation_Bot
Community Manager
Community Manager
Community Manager

所以,當 CPU0_DMEM 進入 ssh 測試模式時,我應該啟用 CPU0_DTAG ssh 測試模式。

更重要的是,對 gang0 到 gang4 的所有 SRAM mbist 測試都在核 0 上運行。 如果 CPU0 的 mbist 正在 core1 中運行,我認為這也可以。 但是,由於工程的特殊性,我們只能在 Core0 上運行 gang0~gang4 的 mbist 測試。

smartconx_target@Q!w2e3r4t5y6u7i8o9p0||/t5/AURIX/mcu-enter-a-trap-when-mbist-parallel-testing-is-incomplete-for-all-srams/m-p/645433

0
Translation_Bot
Community Manager
Community Manager
Community Manager


根據您的解釋,當您在核心 0 上執行 Gang0-Gang4 並禁快取時,MBist 正常運行。 我沒有在 Mbist 測試中找到與緩存機制相關的任何信息。

我不確定 Mbist 機制在啟用緩存時如何運行。

smartconx_target@Q!w2e3r4t5y6u7i8o9p0||/t5/AURIX/mcu-enter-a-trap-when-mbist-parallel-testing-is-incomplete-for-all-srams/m-p/645501

0
Translation_Bot
Community Manager
Community Manager
Community Manager

好吧。 但我想補充一點。 關鍵是是否啟用 DTAG 的 ssh 測試模式。 如果在測試 mbist 之前啟用了 DTAG 的 ssh 測試模式,並且在測試 mbist 後停用所有 ssh 測試模式,即使啟用了 DCACHE,也沒有影響。 所以,我不確定芯片手冊是什麼意思。 你是否告訴我測試 DSPR 時我需要啟用 DTAG 的 ssh 測試模式?

來自芯片說明書:

• 當任何 CPU 本機資料記憶體 (DSPR/DCACHE 或 DTAG) 處於 SSH 測試模式 (
啟用 MEMTEST) 時,則無法存取其他 CPU 本機資料記憶體。 因此,建議同時啟用 DSPR/DCACHE SSH 模式和 DTAG 記憶體 SSH 模式
• 當任何 CPU 本機程式記憶體 (PSPR/PCACHE 或 PTAG) 處於 SSH 測試模式 (
啟用 MEMTEST) 時,則無法存取其他 CPU 本機程式記憶體。因此,建議一起啟用 PSPR/PCACHE SSH 模式和 PTAG 內存 SSH 模式

smartconx_target@Q!w2e3r4t5y6u7i8o9p0||/t5/AURIX/mcu-enter-a-trap-when-mbist-parallel-testing-is-incomplete-for-all-srams/m-p/645507

0
Translation_Bot
Community Manager
Community Manager
Community Manager

艾倫,建議同時激活 DSPR/DCACHE SSH 模式和 DTAG 內存 SSH 模式。我相信採用這種方法可以幫助清除機制中的任何不明確邏輯。

smartconx_target@Q!w2e3r4t5y6u7i8o9p0||/t5/AURIX/mcu-enter-a-trap-when-mbist-parallel-testing-is-incomplete-for-all-srams/m-p/645819

0
Translation_Bot
Community Manager
Community Manager
Community Manager

是的,我也這麼認為。 謝謝

smartconx_target@Q!w2e3r4t5y6u7i8o9p0||/t5/AURIX/mcu-enter-a-trap-when-mbist-parallel-testing-is-incomplete-for-all-srams/m-p/645832

0