公告

大中华汽车电子生态圈社区并入开发者社区- 更多资讯点击此

Tip / 登入 to post questions, reply, level up, and achieve exciting badges. Know more

cross mob
Translation_Bot
Community Manager
Community Manager
Community Manager

嗨,我在调试 mbist 时遇到了一个问题详细背景如下:

1。我根据芯片手册将不同的 SRAM 分为 4 组。

2.gang 0 是 CPU0/CPU1 DMEM,gang1 是 CPU0/CPU1 DMEM1,gang2 是 CPU0/CPU1 PMEM,gang3 是 CPU0/CPU1 Dtag 和 CPU0/CPU1 Ptag

3。mbist 的测试逻辑符合芯片手册的要求。但是,当我通过 3 次测试注释掉了 gang1 并且只运行了 gang0 测试时,出现了一个问题。通过 WinIdea 调试发现,在 gang0 的 mbist 测试完成并启用 dcache 之后,mcu 在恢复操作系统中断时进入了陷阱。但是,当我禁用 dcache 时,mcu 是正常的

因此,我很困惑为什么 diable dcache 能让 mcu 恢复正常。是因为 Dtag 的 mbist 没有经过测试吗?还是因为尽管启用了 dcache,但 dcache 无法正常工作?

smartconx_target@Q!w2e3r4t5y6u7i8o9p0||/t5/AURIX/mcu-enter-a-trap-when-mbist-parallel-testing-is-incomplete-for-all-srams/td-p/643473

0 点赞
1 解答
Translation_Bot
Community Manager
Community Manager
Community Manager

是的,我也这么认为。 谢谢

smartconx_target@Q!w2e3r4t5y6u7i8o9p0||/t5/AURIX/mcu-enter-a-trap-when-mbist-parallel-testing-is-incomplete-for-all-srams/m-p/645832

在原帖中查看解决方案

0 点赞
9 回复数
Translation_Bot
Community Manager
Community Manager
Community Manager

你好 Allen,你在这个项目上测试过吗?https://github.com/Infineon/AURIX_code_examples/blob/master/code_examples/MTU_MBIST_1_KIT_TC397_TFT/...

smartconx_target@Q!w2e3r4t5y6u7i8o9p0||/t5/AURIX/mcu-enter-a-trap-when-mbist-parallel-testing-is-incomplete-for-all-srams/m-p/645307

0 点赞
Translation_Bot
Community Manager
Community Manager
Community Manager

嗨,我只在本地测试过。

我今天有了一个新发现。我在芯片手册中找到了一段话:

AllenZhu_0-1700640591288.png

当我在 gang0 中本地测试 CPU0_DMEM 时,我才为 dspr 启用了 ssh 测试模式。 所以我想这是启用 DCACHE 后出现问题的原因。 因此,在此基础上,我启用了 DTAG 的 ssh 测试模式。 请注意,测试模式已启用,而不是 DTAG 的 mbist 测试。 因此,启用 DCACHE 后,一切都会正常运行。

那么,芯片手册中的这个描述到底是什么意思呢? 我只是想告诉我在启用 DCACHE 之前确保禁用 DSPR/DCACHE/DTAG 的 ssh 测试模式。 我是否意识到当 DSPR/DCACHE 处于 ssh 测试模式时我还需要将 DTAG 设置为 ssh 测试模式?

 

 

smartconx_target@Q!w2e3r4t5y6u7i8o9p0||/t5/AURIX/mcu-enter-a-trap-when-mbist-parallel-testing-is-incomplete-for-all-srams/m-p/645331

0 点赞
Translation_Bot
Community Manager
Community Manager
Community Manager

你好 Allen,如果你禁用了 DCACHE,这是正常的吗? 你能禁用 DCACHE 吗?

smartconx_target@Q!w2e3r4t5y6u7i8o9p0||/t5/AURIX/mcu-enter-a-trap-when-mbist-parallel-testing-is-incomplete-for-all-srams/m-p/645366

0 点赞
Translation_Bot
Community Manager
Community Manager
Community Manager

我可以禁用 DCACHE。 在我禁用 DCACHE 之后,它可以正常工作。

但我认为这是不对的,我无法通过禁用 DCACHE 来修复它。 因为当我在启用 DCACHE 的情况下对所有 SRAM GANG0 到 GANG4 进行 mbist 测试时,mcu 可以正常工作。

smartconx_target@Q!w2e3r4t5y6u7i8o9p0||/t5/AURIX/mcu-enter-a-trap-when-mbist-parallel-testing-is-incomplete-for-all-srams/m-p/645373

0 点赞
Translation_Bot
Community Manager
Community Manager
Community Manager

因此,当 CPU0_DMEM 进入 ssh 测试模式时,我应该启用 CPU0_DTAG ssh 测试模式。

更重要的是,所有 gang0 到 gang4 的 SRAM mbist 测试都在 core0 上运行。 如果 CPU0 的 mbist 在 core1 中运行,我认为那也没关系。 但是,由于工程的特殊性,我们只能在 Core0 上运行 gang0~gang4 的 mbist 测试。

smartconx_target@Q!w2e3r4t5y6u7i8o9p0||/t5/AURIX/mcu-enter-a-trap-when-mbist-parallel-testing-is-incomplete-for-all-srams/m-p/645433

0 点赞
Translation_Bot
Community Manager
Community Manager
Community Manager


根据你的解释,当你在核心 0 上执行 Gang0-Gang4 并禁用缓存时,mBist 会正常运行。 我没有在 Mbist 测试中找到任何与缓存机制相关的信息。

我不确定启用缓存后 Mbist 机制是如何运行的。

smartconx_target@Q!w2e3r4t5y6u7i8o9p0||/t5/AURIX/mcu-enter-a-trap-when-mbist-parallel-testing-is-incomplete-for-all-srams/m-p/645501

0 点赞
Translation_Bot
Community Manager
Community Manager
Community Manager

好吧。 但我想补充一件事。 关键在于是否启用 DTAG 的 ssh 测试模式。 如果在测试 mbist 之前启用了 DTAG 的 ssh 测试模式,并且在测试 mbist 之后禁用了所有 ssh 测试模式,即使启用了 DCACHE,也不会产生任何影响。 所以,我不确定芯片手册是什么意思。 你是在告诉我测试 DSPR 时我需要启用 DTAG 的 ssh 测试模式吗?

摘自芯片手册:

• 当任一 CPU 本地数据存储器(DSPR/DCACHE 或 DTAG)处于 SSH 测试模式(
启用 MEMTEST)时,其他 CPU 本地数据存储器将无法访问。 因此,建议同时启用 DSPR/DCACHE SSH 模式和 DTAG 内存 SSH 模式
• 当任一 CPU 本地程序存储器(PSPR/PCACHE 或 PTAG)处于 SSH 测试模式(
启用 MEMTEST)时,其他 CPU 本地程序存储器将无法访问。因此,建议同时启用 PSPR/PCACHE SSH 模式和 PTAG 内存 SSH 模式

smartconx_target@Q!w2e3r4t5y6u7i8o9p0||/t5/AURIX/mcu-enter-a-trap-when-mbist-parallel-testing-is-incomplete-for-all-srams/m-p/645507

0 点赞
Translation_Bot
Community Manager
Community Manager
Community Manager

艾伦,建议同时激活 DSPR/DCACHE SSH 模式和 DTAG 内存 SSH 模式。我相信采用这种方法可以帮助清除机制中任何不明确的逻辑。

smartconx_target@Q!w2e3r4t5y6u7i8o9p0||/t5/AURIX/mcu-enter-a-trap-when-mbist-parallel-testing-is-incomplete-for-all-srams/m-p/645819

0 点赞
Translation_Bot
Community Manager
Community Manager
Community Manager

是的,我也这么认为。 谢谢

smartconx_target@Q!w2e3r4t5y6u7i8o9p0||/t5/AURIX/mcu-enter-a-trap-when-mbist-parallel-testing-is-incomplete-for-all-srams/m-p/645832

0 点赞