2EDS8165HのOUT-GND間にツェナーダイオード挿入による出力遅延について

Tip / ログイン to post questions, reply, level up, and achieve exciting badges. Know more

cross mob
AkUm
Level 3
Level 3
Distributor - Macnica (Japan)
10 replies posted First solution authored 100 sign-ins

2EDS8165HのOUTA-GNDAおよびOUTB-GNDB間の添付画像赤矢印部分に保護のためにツェナーダイオードを挿入してフルブリッジ回路で使用すると、INAINBの入力波形に対してOUTAOUTB2usほど遅延して立ち上がることがあります。

この現象は毎回起こるわけではなく、また使用する2EDS8165Hの個体によっても現象の有無が異なります。

また、ツェナーダイオードはOUTA-GNDAおよびOUTB-GNDB間電圧より高いものを使用しております。

ツェナーダイオードを外すとこの現象がみられなくなりますが、この現象に対する原因はありますでしょうか?また、OUTA-GNDAOUTB-GNDB間にツェナーダイオードを挿入して2EDS8165Hを使用することに問題はございますでしょうか?

 

0 件の賞賛
1 解決策
Takashi_O
Moderator
Moderator
Moderator
10 likes received 250 sign-ins 250 replies posted

@AkUm 様、

本件、情報を共有いただきありがとうございました。

現象としてはUVLOに接触することで2次側動作が一時的に停止している可能性があると考えております。発生する要因としては2つ可能性が考えられ、ご認識いただいているパスの寄生容量に起因した突入電流による一時的な転圧の低下もしくは、上記状態で発生しているノイズが寄生容量を通してVDDAに伝搬しているなどです。

上記前者にて問題が発生している場合はVDDA端子のパイパスコンデンサの大きさ、取付位置(できる限りデバイス直近)などを変更いただくことで改善する可能性はございます。後者の場合はパイパスコンデンサの最適化に加え、ノイズの回り込み経路の改善(各パスレイアウトの最適化ならびに当該ダイオード削除によるパスの削除)などは考えられる対策の一つとなります。

何卒、よろしくお願いいたします。

元の投稿で解決策を見る

0 件の賞賛
3 返答(返信)
Takashi_O
Moderator
Moderator
Moderator
10 likes received 250 sign-ins 250 replies posted

@AkUm 様、

弊社Communityにお問い合わせいただきありがとうございます。

弊社が想定する動作ではございませんので、状況の把握のために下記の情報をご展開いただくことは可能でしょうか?
Zenerの接合容量により正しくDriveできていない可能性を疑いましたが、FETとの比較ならびに回路の構成(Rgとの位置の関係)も含めて現在の状況について正しく理解する必要がございます。

【追加情報依頼項目】
- 回路図
⁻回路でご使用されているZener DiodeとFETの型番
⁻Delay発生時の波形(2次側出力、1次側入力ならびに2次側電源電圧)

何卒、宜しくお願い致します。

 

 

0 件の賞賛
AkUm
Level 3
Level 3
Distributor - Macnica (Japan)
10 replies posted First solution authored 100 sign-ins

追加情報依頼項目について承知いたしました。お客様に確認を取ります。

宜しくお願いいたします。

0 件の賞賛
Takashi_O
Moderator
Moderator
Moderator
10 likes received 250 sign-ins 250 replies posted

@AkUm 様、

本件、情報を共有いただきありがとうございました。

現象としてはUVLOに接触することで2次側動作が一時的に停止している可能性があると考えております。発生する要因としては2つ可能性が考えられ、ご認識いただいているパスの寄生容量に起因した突入電流による一時的な転圧の低下もしくは、上記状態で発生しているノイズが寄生容量を通してVDDAに伝搬しているなどです。

上記前者にて問題が発生している場合はVDDA端子のパイパスコンデンサの大きさ、取付位置(できる限りデバイス直近)などを変更いただくことで改善する可能性はございます。後者の場合はパイパスコンデンサの最適化に加え、ノイズの回り込み経路の改善(各パスレイアウトの最適化ならびに当該ダイオード削除によるパスの削除)などは考えられる対策の一つとなります。

何卒、よろしくお願いいたします。

0 件の賞賛